TLK6002是多千兆位收發(fā)器產(chǎn)品組合的一員，旨在用于超高速雙向點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳輸系統(tǒng)。它專門用于基站RRH（遠(yuǎn)程無線電頭）應(yīng)用，但也可用于其他高速應(yīng)用。 TLK6002支持0.470 Gbps至6.25 Gbps的串行接口速度。速率支持包括使用單個(gè)固定參考時(shí)鐘頻率（122.88 MHz或153.6 MHz）的所有CPRI和OBSAI速率（0.6144 /0.768 /1.2288 /1.536 /2.4576 /3.072 /4.9152 /6.144 Gbps）。

TLK6002 20位并行接口采用1.5V或1.8V HSTL單端格式。 20位接口允許并行端的低速信號(hào)，因此可以在系統(tǒng)設(shè)計(jì)中使用低成本FPGA。并行接口可以編程為SDR（單數(shù)據(jù)速率）或DDR（雙數(shù)據(jù)速率）模式。線路速率可以設(shè)置為滿（≤6.25Gbps），半（≤3.75Gbps），四分之一（≤1.88Gbps）或第八（≤0.94Gbps）。可以使用器件輸入或軟件控制寄存器設(shè)置線速率。

TLK6002作為物理層接口器件執(zhí)行并行到串行，串行到并行和時(shí)鐘提取的數(shù)據(jù)轉(zhuǎn)換。串行收發(fā)器接口的最大串行數(shù)據(jù)速率為6.25 Gbps。

TLK6002在其并行發(fā)送和接收數(shù)據(jù)總線上接受單端HSTL信號(hào)。如果內(nèi)部8B /10B編碼和解碼被使能，則TCL /B_ [19：0]被TXCLK_A /B鎖存并發(fā)送到內(nèi)部8b /10b編碼器，其中產(chǎn)生的編碼字被串行化并使用線路時(shí)鐘差分傳輸以期望的線速率從SERDES參考時(shí)鐘導(dǎo)出。如果禁用內(nèi)部編碼和解碼，則TDA /B_ [19：0]被定義為20位數(shù)據(jù)被串行化并根據(jù)所需的線路速率進(jìn)行未經(jīng)修改的傳輸。

接收方向執(zhí)行串行輸入串行數(shù)據(jù)的并行轉(zhuǎn)換，將得到的20位并行數(shù)據(jù)與恢復(fù)的字節(jié)時(shí)鐘（RXCLK_A /B）同步。可選的解碼接收數(shù)據(jù)可在RDA /B_ [19：0]輸出信號(hào)上獲得。

串行發(fā)送器和接收器使用帶集成終端電阻的差分電流模式邏輯（CML）實(shí)現(xiàn)。

TLK6002提供兩個(gè)本地（并行側(cè)）和兩個(gè)遠(yuǎn)程（串行側(cè)）環(huán)回模式，用于自檢和系統(tǒng)診斷。

TLK6002具有集成的信號(hào)丟失（LOS）檢測(cè)功能功能，在串行輸入信號(hào)沒有足夠電壓幅度（≤75mV _dfpp ）的條件下置位。注意，當(dāng)使能接收數(shù)據(jù)通路數(shù)據(jù)的信號(hào)丟失失敗時(shí)（輸入位6.6），輸入信號(hào)必須≥150mV _dfpp 。