芯片巨頭英特爾和圍繞IBM和意法半導體（ST）的研究伙伴將分別在即將于12月在舊金山召開的國際電子器件會議（IEDM）上報告其在領先的IC制造技術方面各自的進展。

　　各研究團隊將展示FinFET方法（英特爾稱為三柵極）、完全耗盡絕緣體上硅（FDSOI）技術、以及在20nm及更精微節點上體平面工藝的進展。

　　英特爾將提交其用于SoC應用的22nm FinFET技術的論文。在同一會議上，由CEA-Leti、ST、IBM、GLOBALFOUNDRIES和瑞薩等公司專家組成的研究團隊將提交報告，論述其在20nm及更精微節點的超薄框和體（UTBB）FDSOI晶體管的多閾值電壓策略。

　　ST也將報告UTBB工藝的轉換能源效率，而IBM將描述一種22nm的SOI工藝。同時，三星的研究人員將發表研究論文，介紹其體20nm平面HKMG工藝的可擴展性。

　　英特爾業已采用22nm FinFET制造工藝技術生產其處理器。它將將其做法描述為一種CPU工藝，它還表示，該工藝還沒有為實現最低功耗進行優化。英特爾還將提供其22nm三柵極SoC工藝的工程細節，并討論使用該辦法，如何為SoC應用搭建一個技術平臺。

　　根據該論文的要點簡介，這意味一系列高速、低待機功耗、高電壓容限晶體管的實現，以及RF和混合信號處理能力的實現。

　　高速邏輯晶體管的亞閾值泄漏范圍從100nA/每微米到1nA/每微米，而低功耗版本的泄漏則小于50pA/每微米。然而，該工藝保留了用于模擬電路和傳統電路的1.8和3.3V晶體管。

　　根據該論文的要點簡介，英特爾的22nm SoC平臺還包括碳摻雜氧化互連和三種不同類型的SRAM位單元，以提供密度、性能和低電壓操作選項。

　　在12月11日的另一場會議上，由IBM、ST、GLOBALFOUNDRIES、瑞薩、Soitec和CEA-Leti組成的團隊撰寫的報告將介紹被稱為ETSOI、用于超薄絕緣體上硅的另一種22nm SOI工藝。該工藝有一個用于n型晶體管的硅溝道和一個用于p型晶體管的應變硅鍺溝道。

　　IEDM將從12月10日至12日在希爾頓舊金山聯合廣場（Hilton San Francisco Union Square）召開。