使用寄存器還可以在配置過程中初始化 block RAM。隨著基于處理器的系統中嵌入式 RAM 數量的增多，BRAM初始化已經成為一項有用的功能。這是因為預先定義的 RAM 能夠簡化仿真設置，并且無需使用引導順序為嵌入式設計清空內存。

全局置位/復位 (GSR) 信號是一種特殊的預布線復位信號，能夠在 FPGA配置的過程中讓設計保持初始狀態。在配置完成后，GSR 會被釋放，所有的觸發器及其它資源都加載的是 INIT 值。除了在配置進程中運行 GSR，用戶設計還可以通過實例化 STARTUPE2 模塊并連接到 GSR 端口的方法來訪問 GSR 網。使用該端口，設計可以重新斷言 GSR網，相應地 FPGA 中的所有存儲元件將返回到它們的 INIT 屬性所規定的狀態。

取消斷言 GSR 是異步的，需要使用多個時鐘才能影響到設計中的所有觸發器。對于狀態機、計數器或者其它能夠自動改變狀態的邏輯，需要一個顯示的復位，用于同步取消用戶時鐘斷言。因次，使用 GSR 作為唯一的復位機制可能導致系統不可靠。

因此，最好是綜合采用多種方法來有效地管理啟動。

技巧 5：依靠 GSR 提供的內置初始化功能，同時對設計中能夠自動啟動的部分進行顯式復位，這種綜合法能夠帶來更高的利用率和性能。

在使用 GSR 設置整個設計的初始狀態之后，對需要同步復位的邏輯單元（比如狀態機）使用顯式復位。可使用標準的亞穩態解決電路或者復位橋來生成同步的顯式復位。

使用恰當的復位實現利用率的最大化
RTL 代碼中使用的復位類型對工具將設計映射到 FPGA 底層資源的能力有重大影響。在編寫 RTL 代碼的時候，設計人員應根據情況定制子設計的復位方式，以便工具能夠把設計映射到這些資源。

應注意的是，SRL、LUTRAM 和BRAM 中內容的初始化，只能用 GSR方法來完成，不能使用顯式復位。因此，在為以上這些資源編寫代碼時，應注意避免在編碼中使用復位。例如，如果一段 RTL 代碼描述的是一個 32 位移位寄存器，而且對移位寄存器的 32 個階進行顯式復位，那么綜合工具將無法將這段 RTL 代碼直接映射到 SRL32E上， 因為它無法滿足該資源的編碼復位要求。作為替代，該代碼將圍繞SRL32E 推斷出 32 個觸發器，或推斷出一些其它電路，用以實現要求的復位功能。相對于不使用復位的 RTL 代碼，這兩種解決方案都會占用更多資源。

技巧 6：在映射到 SRL、LUTRAM或者 BRAM 時，不要為 SRL 或者RAM 陣列的復位進行編碼
在 7 系列器件中，不能把具有不同控制信號的觸發器打包到同一個 Slice中。對于低扇出復位，這樣會給 Slice的總體利用率造成不利影響。在同步復位的情況下，綜合工具可以使用 LUT（如圖 7 所示）來實現復位功能，而不是使用觸發器的控制端口，故而可將復位當作控制端口移除。這樣就可以把得到的 LUT/觸發器對與其它不使用其 SR端口的觸發器打包。這樣做的結果是LUT 使用率雖然會上升，但 Slice 的使用率可以得到改善。

技巧 7：同步復位能夠增強 FPGA利用率。在設計中應使用同步復位，而不是異步復位

一些較大的專用資源（即 BRAM和 DSP48E1 單元）內含的寄存器可以被推斷為專用資源功能的組成部分。BRAM 包含可選的輸出寄存器，可利用該寄存器以及附加的時延時鐘來改善時鐘頻率。DSP48E1 有許多寄存器，既可以作為流水線來增加最大時鐘速度，也可作為周期時延 (Z-1)。但是這些寄存器只具備同步置位/復位功能。

技巧 8： 使用同步復位可以允許綜合工具使用 DSP48E1 Slice 或BRAM等專用資源內部的寄存器。這樣能夠改善設計中相應部分的器件總體使用率和性能，同時降低總體功耗。

如果 RTL 代碼描述的是異步置位/復位，那么綜合工具就無法使用這些內部寄存器。作為替代，它將使用 Slice觸發器，因為它們能夠實現要求的異步置位/復位功能。這樣不僅會導致器件利用率降低，還會給性能和功耗造成不利影響。

多種選擇
有多種復位方法可供 FPGA 選擇，每種都有自身的優勢和不足。這里提出的建議有助于設計人員為自己的設計選擇最適合的復位結構。理想的復位結構能夠改善 FPGA 的器件使用率、時序和功耗。