總計(jì):
有人說FPGA不需要上電復(fù)位電路,因?yàn)閮?nèi)部自帶上電復(fù)位信號(hào)。也有人說FPGA最好加一個(gè)上電復(fù)位電路,保證程序能夠正常地執(zhí)行。不管是什么樣的結(jié)果,這里先把一些常用的FPGA復(fù)位電路例舉出來,以作公示。
方式一:普通IO口加上按鍵復(fù)位電路和上電自動(dòng)復(fù)位電路
上圖是兩種復(fù)位方式的集合,可以實(shí)現(xiàn)上電復(fù)位和按鍵復(fù)位。電路圖中左半部分是實(shí)現(xiàn)按鍵復(fù)位的,右圖則是實(shí)現(xiàn)上電自動(dòng)復(fù)位的。
按鍵復(fù)位: 默認(rèn)狀態(tài)電路圖為高電平,當(dāng)按鍵按下后,電路產(chǎn)生一個(gè)低電平的信號(hào),即產(chǎn)生一個(gè)下降沿,這樣的話,就可以實(shí)現(xiàn)低電平的復(fù)位信號(hào)了。
上電自動(dòng)復(fù)位:剛上電的時(shí)候,電容導(dǎo)通,復(fù)位RST引腳處為低電平,當(dāng)電容充滿電后,RST引腳處就為高電平了。這樣也產(chǎn)生了低電平的復(fù)位信號(hào)。
只要將相應(yīng)的引腳連接至復(fù)位引腳處,就能控制電路系統(tǒng)的復(fù)位了。
方式二:nCONFIG引腳輸入信號(hào)作為系統(tǒng)復(fù)位
參考cycloneIII的handbook,可以發(fā)現(xiàn)下面這樣一段話?,F(xiàn)摘錄如下:
下面則是一個(gè)很常用的復(fù)位電路,正好使用到了這部分的復(fù)位電路。電路中既有系統(tǒng)復(fù)位的部分,又有按鍵復(fù)位的部分。
具體的介紹如下,系統(tǒng)復(fù)位方式采用的普通的按鍵復(fù)位電路實(shí)現(xiàn)。而用戶復(fù)位按鈕,則是對(duì)nCONFIG引腳的控制進(jìn)行復(fù)位的,這個(gè)引腳連接的是DEV_CLKn引腳,而在上面的介紹中,我們可以看到nCONFIG至少保持低電平500ns以上,就可以實(shí)現(xiàn)對(duì)整個(gè)cycloneIII系列FPGA的重新復(fù)位。需要注意的是,這要求QuartusII的設(shè)置中不能講DEV_CLRn配置為普通引腳。
方式三:用其他MCU控制FPGA的上電復(fù)位,既可以將MCU的復(fù)位引腳和FPGA的復(fù)位引腳連在一起,也可以MCU單獨(dú)引腳復(fù)位引腳對(duì)FPGA進(jìn)行控制。
MCU控制FPGA的復(fù)位可以在方式一和方式二的方式上進(jìn)行實(shí)現(xiàn)。
例如在底板的STM32中添加按鍵復(fù)位,這個(gè)復(fù)位既連接了STM32本身的復(fù)位信號(hào),又連接了FPGA相應(yīng)的復(fù)位信號(hào)引腳,這樣的話,就可以達(dá)到STM32和FPGA同時(shí)復(fù)位的效果。當(dāng)然你也可以使用上電自動(dòng)復(fù)位電路進(jìn)行實(shí)現(xiàn)。
還有一種方式就是,MCU引出一個(gè)引腳,控制這個(gè)引腳輸入低電平,延時(shí)一段時(shí)間后再重新拉高,這樣的話,就會(huì)產(chǎn)生一個(gè)上升沿的信號(hào),同樣可以控制FPGA復(fù)位。
總結(jié)與討論:
總之,實(shí)現(xiàn)FPGA復(fù)位的方式有很多??赡懿粌H僅上面例舉的一些。而且,上面的實(shí)現(xiàn)方式,可能并不是最好的,僅僅作為一種參考。
下面進(jìn)行一些討論。
FPGA在組合電路中是沒有時(shí)鐘信號(hào)的,這樣的話,也就不可能添加所謂的復(fù)位信號(hào),復(fù)位信號(hào)應(yīng)該不是必須的。
疑問:
cycloneIII系列程序的下載過程如下:
(1)首先注意的nCONFIG引腳,當(dāng)其由低電平進(jìn)入高電平時(shí),程序進(jìn)入配置過程。
在此過程中,nSTATUS引腳也由低置高,程序進(jìn)入配置過程。
波形有從低電平到高電平的跳變過程,說明進(jìn)入了配置過程。
(2)然后注意的引腳是CONFIG_DOWN引腳,當(dāng)其由低電平進(jìn)入高電平時(shí),程序配
置完成,進(jìn)入初始化,這部分才算程序下載完畢。
這樣的話,我是否可以使用CONFIG_DOWN引腳輸出,連接相應(yīng)的復(fù)位RST引腳,遮樣的話,就可以自動(dòng)的上電自動(dòng)復(fù)位,而不用添加任何的輔助電路?
審核編輯:湯梓紅
-
FPGA
+關(guān)注
關(guān)注
1643文章
21950瀏覽量
613753 -
引腳
+關(guān)注
關(guān)注
16文章
1534瀏覽量
52268 -
復(fù)位電路
+關(guān)注
關(guān)注
13文章
325瀏覽量
45082 -
IO口
+關(guān)注
關(guān)注
3文章
170瀏覽量
24727 -
CycloneIII
+關(guān)注
關(guān)注
0文章
2瀏覽量
6038
原文標(biāo)題:FPGA復(fù)位電路的實(shí)現(xiàn)——以cycloneIII系列芯片為例
文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
fpga設(shè)計(jì)實(shí)戰(zhàn):復(fù)位電路仿真設(shè)計(jì)

FPGA的配置電路
例說FPGA連載12:狀態(tài)初始——復(fù)位電路
例說FPGA連載17:時(shí)鐘與復(fù)位電路設(shè)計(jì)
FPGA復(fù)位電路的設(shè)計(jì)
FPGA的理想的復(fù)位方法和技巧

FPGA怎么搭復(fù)位電路 fpga復(fù)位電路設(shè)計(jì)方案
FPGA設(shè)計(jì)實(shí)戰(zhàn)-復(fù)位電路仿真設(shè)計(jì)
實(shí)現(xiàn)FPGA實(shí)戰(zhàn)復(fù)位電路的設(shè)計(jì)和仿真

IP例化和幾個(gè)基于FPGA芯片實(shí)現(xiàn)的Demo工程
FPGA復(fù)位電路的實(shí)現(xiàn)方式

如何使用官方固件庫和軟件包——以STM32F0系列芯片為例

評(píng)論