女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA設(shè)計論壇

文章:451 被閱讀:129.4w 粉絲數(shù):73 關(guān)注數(shù):0 點贊數(shù):25

廣告

Vivado Xilinx FFT IP核v9.0使用說明

一 傅里葉變換FFT 想必大家對傅里葉老人家都不陌生了,網(wǎng)上也有這方面的很多資料。通過FFT將時域信....
的頭像 FPGA設(shè)計論壇 發(fā)表于 01-08 11:33 ?1481次閱讀
Vivado Xilinx FFT IP核v9.0使用說明

基于FPGA的GigE Vision相機圖像采集方案設(shè)計

1 概述 GigE Vision是一個比較復(fù)雜的協(xié)議,要在FPGA中完全實現(xiàn)具有較大的難度。如果FP....
的頭像 FPGA設(shè)計論壇 發(fā)表于 01-07 09:34 ?821次閱讀
基于FPGA的GigE Vision相機圖像采集方案設(shè)計

FPGA在AI方面有哪些應(yīng)用

隨著人工智能技術(shù)的飛速發(fā)展,對計算性能的需求也日益增長。FPGA(現(xiàn)場可編程門陣列)作為一種高性能、....
的頭像 FPGA設(shè)計論壇 發(fā)表于 01-06 17:37 ?1140次閱讀

ZYNQ基礎(chǔ)---AXI DMA使用

前言 在ZYNQ中進行PL-PS數(shù)據(jù)交互的時候,經(jīng)常會使用到DMA,其實在前面的ZYNQ學習當中,也....
的頭像 FPGA設(shè)計論壇 發(fā)表于 01-06 11:13 ?1908次閱讀
ZYNQ基礎(chǔ)---AXI DMA使用

FIFO IP核的使用教程

在數(shù)字設(shè)計中,利用FIFO進行數(shù)據(jù)處理是非常普遍的應(yīng)用,例如,實現(xiàn)時鐘域交叉、低延時存儲器緩存、總線....
的頭像 FPGA設(shè)計論壇 發(fā)表于 01-03 09:36 ?2554次閱讀
FIFO IP核的使用教程

基于FPGA的CIC濾波器設(shè)計

這個概念是相對于單速率(Single Rate)信號處理而言的。單速率 是指整個信號處理流程中只有一....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-30 15:10 ?1273次閱讀
基于FPGA的CIC濾波器設(shè)計

利用FPGA實現(xiàn)USB 2.0通信接口

USB?2.0接口的實現(xiàn)方式 利用FPGA來實現(xiàn)USB 2.0接口的方式一般有兩種,一是借助外圍的U....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-30 13:59 ?2576次閱讀
利用FPGA實現(xiàn)USB 2.0通信接口

RGMII接口及其時序規(guī)范

1 接口定義 RGMII 由 GMII (Gigabit Media Independent Int....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-30 09:55 ?3810次閱讀
RGMII接口及其時序規(guī)范

大多數(shù)FPGA的程序存儲器(FLASH)為什么都放在外面呢?FPGA的主要應(yīng)用

FPGA的主要應(yīng)用:? FPGA由于其較高的價格和成本,決定了FPGA不能像單片機那樣被廣泛的使用,....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-24 11:04 ?1071次閱讀
大多數(shù)FPGA的程序存儲器(FLASH)為什么都放在外面呢?FPGA的主要應(yīng)用

基于FPGA實現(xiàn)圖像直方圖設(shè)計

直方圖統(tǒng)計的原理 直方圖統(tǒng)計從數(shù)學上來說,是對圖像中的像素點進行統(tǒng)計。圖像直方圖統(tǒng)計常用于統(tǒng)計灰度圖....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-24 10:24 ?663次閱讀
基于FPGA實現(xiàn)圖像直方圖設(shè)計

基于Xilinx的A7系列FPGA的CAN總線協(xié)議開發(fā)

一、CAN總線協(xié)議介紹 CAN是 Controller Area Network 的縮寫(以下稱為 ....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-21 14:49 ?1841次閱讀
基于Xilinx的A7系列FPGA的CAN總線協(xié)議開發(fā)

高速串行總線系列-IBERT使用介紹

前言 在調(diào)試MGT Bank的時候總會出現(xiàn)這樣那樣的問題,我們有時候會用到這個工具IBERT,那IB....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-20 09:38 ?1515次閱讀
高速串行總線系列-IBERT使用介紹

JESD204B使用說明

JESD204B IP核作為接收端時,單獨使用,作為發(fā)送端時,可以單獨使用,也可以配合JESD204....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-18 11:31 ?1373次閱讀
JESD204B使用說明

基于FPGA技術(shù)的智能交通信號燈控制系統(tǒng)

一、項目概述 隨著城市交通流量的不斷增長,傳統(tǒng)交通信號燈控制系統(tǒng)已難以滿足高效、智能的交通管理需求。....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-18 10:07 ?1337次閱讀

FPGA驅(qū)動AD芯片之實現(xiàn)與芯片通信

概述:?利用FPGA實現(xiàn)AD芯片的時序,進一步實現(xiàn)與AD芯片數(shù)據(jù)的交互,主要熟悉FPGA對時序圖的實....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-17 15:27 ?920次閱讀
FPGA驅(qū)動AD芯片之實現(xiàn)與芯片通信

Verilog例化說明

Verilog例化說明 1.什么是模塊例化?為什么要例化? 模塊例化可以理解成模塊調(diào)用。對于一個FP....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-17 11:29 ?1877次閱讀
Verilog例化說明

SOPC、SoC 、FPGA的異同優(yōu)缺點介紹及常見應(yīng)用場景

一、關(guān)于SoC 概念:SoC(System On Chip)為片上系統(tǒng)或系統(tǒng)級芯片,就是在單一芯片上....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-17 11:15 ?1412次閱讀
SOPC、SoC 、FPGA的異同優(yōu)缺點介紹及常見應(yīng)用場景

SRIO介紹及xilinx的vivado 2017.4中生成srio例程代碼解釋

1. 概述 本文是用于記錄srio的學習情況,以及一些對xilinx的vivado 2017.4中生....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-10 16:24 ?2301次閱讀
SRIO介紹及xilinx的vivado 2017.4中生成srio例程代碼解釋

FPGA的多通道數(shù)據(jù)采集傳輸系統(tǒng)

一、系統(tǒng)總體方案設(shè)計 為了滿足油田增壓站對數(shù)據(jù)采集的需求,我們設(shè)計了一套基于FPGA的多通道數(shù)據(jù)采集....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-09 10:45 ?699次閱讀
FPGA的多通道數(shù)據(jù)采集傳輸系統(tǒng)

圖像高斯濾波的原理及FPGA實現(xiàn)思路

1.概念 高斯分布 圖像濾波之高斯濾波介紹 圖像處理算法|高斯濾波 高斯濾波(Gaussian fi....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-07 09:12 ?1714次閱讀
圖像高斯濾波的原理及FPGA實現(xiàn)思路

Vivado之實現(xiàn)布局布線流程介紹

一、前言 本文將介紹Vivado進行綜合,以及布局布線的內(nèi)部流程,熟悉該流程后結(jié)合Settings中....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-06 09:08 ?1574次閱讀
Vivado之實現(xiàn)布局布線流程介紹

Xilinx 7系列收發(fā)器GTX入門講解

一、前言 芯片間的數(shù)據(jù)傳輸根據(jù)同一時間傳輸?shù)腷it數(shù)分為串行傳輸和并行傳輸。 串行傳輸:每次傳輸1b....
的頭像 FPGA設(shè)計論壇 發(fā)表于 12-02 10:23 ?1206次閱讀
Xilinx 7系列收發(fā)器GTX入門講解

時序約束一主時鐘與生成時鐘

一、主時鐘create_clock 1.1 定義 主時鐘是來自FPGA芯片外部的時鐘,通過時鐘輸入端....
的頭像 FPGA設(shè)計論壇 發(fā)表于 11-29 11:03 ?1212次閱讀
時序約束一主時鐘與生成時鐘

玩轉(zhuǎn)FPGA必備的基礎(chǔ)知識

FPGA已成為現(xiàn)今的技術(shù)熱點之一,無論學生還是工程師都希望跨進FPGA的大門。那么我們要玩轉(zhuǎn)FPGA....
的頭像 FPGA設(shè)計論壇 發(fā)表于 11-28 10:24 ?715次閱讀

FPGA進行多路并行插值濾波(多相濾波)的實現(xiàn)原理

多相濾波器的基本概念是把FIR濾波器分割成若干較小的單元,然后組合這些單元的結(jié)果。首先,讓我們考慮一....
的頭像 FPGA設(shè)計論壇 發(fā)表于 11-28 09:55 ?1086次閱讀
FPGA進行多路并行插值濾波(多相濾波)的實現(xiàn)原理

三種常見平方根算法的電路設(shè)計及Verilog實現(xiàn)與仿真

一、平方根及三種常見平方根算法簡介 數(shù)學是物理的基礎(chǔ),是廣大世界的基本組成部分,而數(shù)學運算是數(shù)學理論....
的頭像 FPGA設(shè)計論壇 發(fā)表于 11-26 10:12 ?1177次閱讀
三種常見平方根算法的電路設(shè)計及Verilog實現(xiàn)與仿真

一文解析跨時鐘域傳輸

一、單比特CDC傳輸1.1 慢到快 快時鐘域相比慢時鐘域采樣速度更快,也就是說從慢時鐘域來到快時鐘域....
的頭像 FPGA設(shè)計論壇 發(fā)表于 11-16 11:55 ?1136次閱讀
一文解析跨時鐘域傳輸

常見視頻高速接口MIPI,LVDS,RGB,HDMI分析

一、RGB接口 (1)接口定義 RGB顏色是工業(yè)界的一種顏色標準,是通過對紅、綠(G)、藍(B)三個....
的頭像 FPGA設(shè)計論壇 發(fā)表于 11-16 11:22 ?4704次閱讀
常見視頻高速接口MIPI,LVDS,RGB,HDMI分析

UART、SPI、I2C、CAN、RS485、RS232、RS422通信協(xié)議總結(jié)

一、UART協(xié)議 1.UART簡介 通用異步收發(fā)器,是一種通用的串行、異步通信總線,該總線有兩條數(shù)據(jù)....
的頭像 FPGA設(shè)計論壇 發(fā)表于 11-16 10:09 ?5122次閱讀

AD/DA模塊使用說明及原理分析

AD芯片采用TLC549,該芯片的功能為將模擬信號轉(zhuǎn)換成數(shù)字信號。通常的模數(shù)轉(zhuǎn)換器是將一個輸入電壓信....
的頭像 FPGA設(shè)計論壇 發(fā)表于 11-14 10:25 ?2331次閱讀
AD/DA模塊使用說明及原理分析