FPGA學習-IO延遲的約束方法
為了對設計外部的時序情況進行精確建模，設計者必須設定輸入和輸出端口的時序信息。Vivado只能識別出....
FIR濾波器和IIR濾波器的區別與聯系
1.根據沖激響應的不同，將數字濾波器分為有限沖激響應（FIR）濾波器和無限沖激響應（IIR）濾波器。....
Vivado使用技巧-支持的Verilog語法
復雜的電路設計通常使用自頂向下的設計方法，設計過程中的不同階段需要不同的設計規格。比如架構設計階段，....
Vivado使用技巧-HDL編寫
在 Vivado 中進行HDL代碼設計，不僅需要描述數字邏輯電路中的常用功能，還要考慮如何發揮Xil....
Xilinx FPGA中的基礎邏輯單元
Xilinx FPGA的組成部分 本文是以Xilinx Kintex UltraScale+ 系列為....
FPGA上電時序加載過程詳解
目前，大多數 FPGA 芯片是基于 SRAM 的結構的， 而 SRAM 單元中的數據掉電就會丟失，因....
FPGA基礎資源之IOB的應用
FPGA基礎資源之IOB的應用 1.應用背景 在我們做時序約束時，有時候需要對FPGA驅動的外圍器件....
基于LVDS差分接口之IOSERDES的高速串行通信
項目涉及5片FPGA之間的多機通信，1片主FPGA，4片從FPGA，5片FPGA采用星形連接的拓撲結....
基于LVDS差分接口之IOSERDES的高速串行通信
項目涉及5片FPGA之間的多機通信，1片主FPGA，4片從FPGA，5片FPGA采用星形連接的拓撲結....
FPGA學習-DDR3
一、DDR3簡介 ? ? ? ? DDR3全稱double-data-rate 3 synchron....
基于FPGA實現PN序列發生器的設計
近年來，擴頻通信技術在移動通信、個人通信、室內 無線通信 以及衛星通信中得到越來越廣泛的應用。對于D....
鎖存器、觸發器、寄存器的關聯與區別及其相應的verilog描述
1：鎖存器、觸發器、寄存器的關聯與區別 首先應該明確鎖存器和觸發器是由與非門之類的東西構成。尤其是鎖....
FPGA 結構分析 -IO 資源
關于 FPGA 的 IO資源分析共分為三個系列進行具體闡述，分別為： IO資源：分析FPGA IO資....
FPGA學習-Verilog例化說明
Verilog 例化說明 1.什么是模塊例化？為什么要例化？ 模塊例化可以理解成模塊調用。對于一個 ....
詳解浮點運算的定點編程
我們使用的處理器一般情況下，要么直接支持硬件的 浮點運算 ，比如某些帶有FPU的器件，要么就只支持定....
FPGA學習-SystemVerilog語言簡介
SystemVerilog是一種硬件描述和驗證語言（HDVL），它基于IEEE1364-2001 V....
FPGA需要跑多快？影響FPGA計算性能的幾大因素
FPGA ?vs. ASIC 專用芯片ASIC的開發流程是：設計、驗證、流片、封裝、測試； 而FPG....
浮點與定點運算以及數據定標和精度問題
計算機體系結構中浮點和定點數據的表示 1、定點數： 定點數指小數點在數中的位置是固定不變的，通常有定....
至芯科技12年不忘初心、再度起航12月17日北京中心FPGA工程師就業班開課、線上線下多維教學、歡迎咨詢！
點擊上方 藍字 關注我們 背景： 行業迅速崛起，但人才缺口大 近幾年，在FPGA的需求持續走高時，F....
快速實現基于FPGA的脈動FIR濾波器，VHDL，脈動陣列，PE處理單元，FIR濾波器
引言 目前，用FPGA(現場可編程門陣列)實現FIR(有限沖擊響應) 濾波器 的方法大多利用FPGA....
FPGA vs ASIC
FPGA vs ASIC 相同點 都設計使用硬件描述語言（HDL），如VHDL或Verilog。但A....
淺談Xillinx 和 altera的區別
1）xilinx的FPGA有宇航級，altera沒有，所以航天的軍品里面沒有altera的份額而xi....
FPGA學習-邊沿檢測技術
所謂邊沿檢測，就是檢測輸入信號即上升沿或者下降沿的檢測。 邊沿檢測的電路很好實現：上一時刻為低電平，....
FPGA人工智能時代的引擎!
引言：這是FPGA最好的時代，也是芯片技術最好的時代。我們相信，芯片作為人類文明史上最重要的成就之一....
英特爾推新款可編程芯片，能否越位AMD？
與火熱的中央處理器（CPU）、圖形處理器（GPU）、專用集成電路（ASIC，如AI芯片）等芯片類型相....
FPGA與CPU、GPU、ASIC的區別，FPGA在云計算中的應用方案
最近幾年，FPGA這個概念越來越多地出現。例如，比特幣挖礦，就有使用基于FPGA的礦機。還有，之前微....
工商網監