AES即高級加密標(biāo)準(zhǔn)，是一種區(qū)塊加密，當(dāng)然也是對稱加密。區(qū)塊固定為128bit，秘鑰為128，192....

舉一個簡單的例子，如果要實現(xiàn)一個6*1的mux可以用一個6輸入的LUT或者是2個4輸入的LUT來實現(xiàn)....

CDC(不同時鐘之間傳數(shù)據(jù))問題是ASIC/FPGA設(shè)計中最頭疼的問題。CDC本身又分為同步時鐘域和....

流水線設(shè)計就是將組合邏輯系統(tǒng)地分割，并在各個部分（分級）之間插入寄存器，并暫存中間數(shù)據(jù)的方法。目的是....

在FPGA中對圖像的一行數(shù)據(jù)進行緩存時，可以采用FIFO這一結(jié)構(gòu)，如上圖所示，新一行圖像數(shù)據(jù)流入到F....

上圖中，把SDRAM用到的所有指令都羅列出來了，其實我們在運用SDRAM的時候，只用到其中部分指令。....

由于FPGA需要與外部存儲器或CPU進行頻繁的數(shù)據(jù)交換，以及引腳資源有限，使用雙向端口設(shè)計可以成倍的....

在這些情況下，復(fù)位信號的變化與FGPA芯片內(nèi)部信號相比看起來是及其緩慢的，例如，復(fù)位按鈕產(chǎn)生的復(fù)位信....

冒險按照產(chǎn)生方式分為靜態(tài)冒險 & 動態(tài)冒險兩大類。靜態(tài)冒險指輸入有變化，而輸出不應(yīng)該變化時產(chǎn)生的窄脈....

卷積碼是一種信道糾錯編碼，在通信中具有廣泛的應(yīng)用。在發(fā)送端根據(jù)生成多項式進行卷積碼編碼，在接收端根據(jù)....

這里先用通俗易懂的語言描述一下流水線設(shè)計思想。假設(shè)小A要從成都到哈爾濱旅游，如果直接坐火車過去恐怕要....

第三幅圖為連續(xù)相位FSK調(diào)制，也稱作CPFSK，可視作振蕩頻率隨基帶信號線性變化;第四幅圖為非連續(xù)相....

FPGA芯片本身就具有可以反復(fù)擦寫的特性，允許FPGA開發(fā)者編寫不同的代碼進行重復(fù)編程，而FPGA可....

CLB是xilinx基本邏輯單元，每個CLB包含兩個slices，每個slices由4個(A,B,C....

數(shù)字濾波器從實現(xiàn)結(jié)構(gòu)上劃分，有FIR和IIR兩種。FIR的特點是：線性相位、消耗資源多；IIR的特點....

混頻就是把兩個不同的頻率信號混合，得到第三個頻率。在模擬電路中經(jīng)常見到的就是把接收機接收到的高頻信號....

FPGA采用了邏輯單元陣列LCA，內(nèi)部包括可配置邏輯模塊CLB、輸出輸入模塊IOB和內(nèi)部連線三個部分....

一個按一定速度沿x軸行進，同時半徑按一定頻率在圓周上滑動的圓，最后留下的痕跡就是一個正余弦波。

在FPGA實際的開發(fā)中，官方提供的IP并不是適用于所有的情況，需要根據(jù)實際修改，或者是在自己設(shè)計的I....

ADC和DAC是FPGA與外部信號的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口....

數(shù)字設(shè)計中，“時鐘”表示在寄存器間可靠地傳輸數(shù)據(jù)所需的參考時間。Vivado的時序引擎通過時鐘特征來....

通信方式是指通信雙方之間的工作方式或信號傳輸方式。

利用串口傳輸數(shù)據(jù)時，近距離傳輸還好，遠距離傳輸由于線路長度影響，可能會使信號在傳輸過程中出現(xiàn)不可預(yù)知....

用過FPGA的人應(yīng)該都知道，在FPGA中，邏輯是并行地運行的，各個狀態(tài)機同時都在工作，狀態(tài)機之間可能....

濾波器是一種選頻裝置，可以使信號中特定的頻率成分通過，而極大地衰減其它頻率成分。在測試裝置中，利用濾....

HANHGK遠距離的MESH跳頻自組網(wǎng)設(shè)備，基于FPGA方案的寬帶跳頻技術(shù)，采用COFDM、分集接收....

在《vivado使用誤區(qū)與進階》中，提到了一種叫 UltraFAST 的設(shè)計方法。

我們知道，F(xiàn)PGA的頻率一般只有幾百MHz，而CPU的頻率卻高達數(shù)GHz。那么，有不少網(wǎng)友心中就有一....

對于設(shè)計者來說，當(dāng)然希望我們設(shè)計的電路的工作頻率(在這里如無特別說明，工作頻率指FPGA片內(nèi)的工作頻....

時序分析時FPGA設(shè)計中永恒的話題，也是FPGA開發(fā)人員設(shè)計進階的必由之路。慢慢來，先介紹時序分析中....