深圳(耀創)電子科技有限公司文章

• 技術資訊 I 如何對混合信號 PCB 進行電磁兼容性分區和版圖設計2022-04-23 01:17

  

  本文要點在混合信號PCB中，需要將模擬和數字信號進行物理隔離，這一過程稱為分區。對混合信號PCB進行分區和合理設計版圖有助于減少串擾和干擾。混合信號PCB電磁兼容性的基本規則是：使電流路徑更靠近源頭，并盡可能地緊湊，使回路面積盡可能小。對一個系統只提供一個參考接地平面，否則，就相當于有意制造了一個偶極子天線。設想這樣一個高頻轉換器電路PCB，其中的輸入電壓和

  pcb PCB 710瀏覽量

• 技術資訊 I PCB設計中，如何使用規則高效管理過孔2022-04-23 01:15

  

  本文要點PCB設計中可以使用多少不同的過孔？在設計中使用大量過孔將導致的組織問題。如何使用Allegro的規則管理系統管理過孔使用。羅列任務清單的方式有時對工作非常有幫助，同樣地，PCBCAD系統的創建者也認識到了這一方法的有效性，從而創造了實用的工具來整理電路板設計中的不同數據對象。曾幾何時，PCB版圖只需要極少的形狀和尺寸來放置走線、焊盤和過孔設計對象。

  pcb PCB 1002瀏覽量

• 行業資訊 I 數據中心爆炸式增長的背后，如何解決散熱問題？2022-04-16 01:19

  

  行業里存在這樣一種說法：全世界的數據中心消耗了大量的能源——事實也確實如此。具體消耗量因來源（和數據中心）而異，但大致上一個數據中心可以消耗100兆瓦；該數目來自EnergyInnovation(EI)的報告《數據中心到底用了多少能源？(HowMuchEnergyDoDataCentersReallyUse?)》。下方餅圖也出自這份報告，報告中表示，粗略來看

  數據 870瀏覽量

• 技術資訊I IC封裝中快速創建結構的新方法2022-04-03 01:14

  

  AllegroPackageDesignerPlus工具在最新的SPB17.4版本中迎來了布線技術中的新變化——廣為人知的“過孔結構”這一概念因為其靈活性不斷提高且適用于許多不同設計流程，現已改名為“結構”，方便、可重復使用的布線模塊，可以使工程師快速地扇出最復雜的組件接口。而且在扇出之后，可以將結構保存到模塊庫中，為后續類似的設計節省更多時間。原本花在開發

  IC 封裝 709瀏覽量

• 技術資訊 | 如何利用電容諧振改善PDN阻抗2022-04-03 01:12

  

  在電路板放置分立的去耦電容可以靈活地調整電源供電系統的阻抗，實現較低的電源地噪聲。然后，如何選擇擺放電容位置、選用多少及選用什么型號的去耦電容仍是設計者需要考慮的問題。因此，為了對一個特定的設計尋求最佳的去耦解決方案，選用合適的仿真軟件及進行大量的電源供電系統的仿真模擬往往是必須的。去耦電容的阻抗呈現下圖所示的V字形特性，在自諧振頻率之前是容性的，愛自諧振頻

  電容 1714瀏覽量

• 免費下載 I 平面電磁仿真最佳實踐指南2022-03-26 01:19

  

  在通信產品功能日益復雜的當下，工程師需要進行精確且快速的電磁（EM）仿真，交付高性價比、高性能的產品，這樣才能在瞬息萬變的市場競爭中脫穎而出。在AWR軟件產品組合中，CadenceAWRAXIEM三維平面矩量法（MoM）EM分析仿真器為高效設計提供所需的精準度、容量和速度，可以對RFPCB、模塊、低溫共燒陶瓷（LTCC）、單片微波集成電路（MMIC）、射頻集

  仿真 533瀏覽量

• 實例講解 | 如何運用全局布線GRE規劃應用技術提升PCB設計效率2022-03-26 01:17

  

  GRE是GlobalRouteEnvironment的縮寫，中文意思為全局布線環境，運用具備階層化意識的全面繞線引擎與圖形式互連流程規劃程序。通GRE技術在短時間就可以開發出包含眾多互連總線與芯片引腳數的復雜且高速的設計組件。此外，運用GRE技術后便于工程師實現更佳的功能密度與系統效能最大化。Cadence這項系統互連設計解決方案，為PCB設計人員提供智能型

  pcb PCB 4042瀏覽量

• 技術資訊 I 一文了解相控陣天線中的真時延2022-03-19 01:11

  

  本文要點真時延是寬頻帶相控陣天線的關鍵元素之一。真時延通過在整個信號頻譜上應用可變相移來消除波束斜視現象。在相控陣中使用時延單元或電路板，以提供波束控制和相移市場越來越需要更快、更可靠的通信網絡，而寬帶通信系統正在努力滿足這一需求。帶寬越高，通信數據速率就越快。但是，在寬帶通信中，由于信號在寬頻譜上的分布，發射和接收信號都很困難。天線技術已經得到廣泛調整，以

  天線 2406瀏覽量

• 技術資訊 | 全局布線GRE規劃應用及參數設置2022-03-19 01:10

  

  GRE是GlobalRouteEnvironment的縮寫，中文意思為全局布線環境，運用具備階層化意識的全面繞線引擎與圖形式互連流程規劃程序。通GRE技術在短時間就可以開發出包含眾多互連總線與芯片引腳數的復雜且高速的設計組件。此外，運用GRE技術后便于工程師實現更佳的功能密度與系統效能最大化。Cadence這項系統互連設計解決方案，為PCB設計人員提供智能型

  布局 allegro 1458瀏覽量

• 技術資訊 I 利用 HEMT 和 PHEMT 改善無線通信電路中的增益、速度和噪聲2022-03-12 01:12

  

  本文要點高電子遷移率晶體管(Highelectronmobilitytransistors，HEMT)和偽高電子遷移率晶體管(pseudomorphichighelectronmobilitytransistors，PHEMT)因其獨特的、可提高性能的特點而大受歡迎在HEMT結構中，高電子遷移率是由于摻雜的寬帶半導體與未摻雜的窄帶隙半導體并列在一起造成的HE

  通信 1821瀏覽量