文章
-
技術資訊 I 如何管理高密 HDI 過孔2022-06-18 01:15
本文要點:高密互連PCB設計案例用于HDI設計的過孔使用設計規則進行有效過孔管理正如五金店里需要管理并陳列各種類型、公制、材質、長度、寬度和螺距等的釘子、螺絲類安裝件，PCB設計領域中也需要管理過孔這樣的設計對象，尤其在高密設計中更是如此。傳統的PCB設計可能只使用幾種不同的過孔，但如今的高密互連(HDI)設計則需要許多不同類型和尺寸的過孔。而每一個過孔都需HDI 1038瀏覽量 -
Allegro設計小技巧 | 如何刪除、復制修整好的銅皮避讓區域2022-06-18 01:12
點擊上方藍色字關注我們~我們通常所說的銅皮避讓區域，一般指的是手動對銅皮進行修整過的地方。在處理相同模塊的時候，手動進行調整過的地方是可以進行復制的，本文向大家講解，如何對修整好的銅皮避讓區域進行復制以及其它操作，具體如下：如圖1所示。這里的電源電流比較大，采用的是全連接，防止未來散熱太快，在左上角每個電容的四個腳進行挖空處理。圖1銅皮手動處理示意圖右側電容Allegro設計 7381瀏覽量 -
版本更新 | 2022 Allegro SPB 17.4 版本更新——亮點概要2022-06-11 01:15
點擊上方藍色字關注我們~今年3月，Allegro和Sigrity軟件最新發布了一系列的產品更新（SPB17.4QIR4release）。接下來，我們將陸續介紹各個產品更新亮點。通過實例講解、視頻演示讓您深入了解AllegroPCBEditor、AllegroSystemCapture、AllegroPackageDesignerPlus、SigrityAurallegro 6621瀏覽量 -
技術資訊 I 高密度互連印刷電路板：如何實現高密度互連 HDI2022-06-11 01:10
高密度互連(HDI)需求主要來自于芯片供應商。最初的球柵陣列封裝(BGA)支持常規過孔。漸漸地，引腳變得更加密集。1.27毫米的間距變成了1毫米，然后是0.8毫米，再到0.65毫米的中心距。在可以使用電鍍通孔(PTH)過孔的情況下，這是最后一個節點。下一步是0.5毫米級的BGA。我們仍然可以使用嵌入在焊盤內的過孔，但是存在兩個問題：一個是填充和遮蓋過孔，以便HDI 1374瀏覽量 -
Allegro設計小技巧 | 如何手動在PCB中修改網絡連接關系2022-06-11 01:08
點擊上方藍色字關注我們~上期文章中我們講解了如何手動在PCB中添加元器件，直接添加的元器件本身是沒有網絡的，本期我們講述一下如何手動的在PCB中去修改網絡之間的連接關系，具體的操作步驟如下所示：第一步首先勾選允許元器件編輯與網絡的選項，才可以進行進行編輯，進入用戶參數設置，選擇logic，將logiceditenabled選項勾選上，如圖1所示；圖1邏輯設定allegro 11162瀏覽量 -
技術資訊 I 電子電路板中的穩態與瞬態熱傳遞淺析2022-06-03 01:20
本文要點在穩態熱傳遞中，溫度是不隨時間變化的。在瞬態熱傳遞中，溫度是隨時間變化的。通過對電路板進行穩態熱傳遞分析，而獲得的熱通量和溫度場圖像，可以幫助設計師優化散熱片的幾何形狀和位置。當把石子投進池塘時，水面會激起層層漣漪，之后又漸漸恢復平靜。在這個例子中，靜止的水面代表了池塘的穩定狀態，而漣漪則代表了一種瞬時狀態。所有熱傳遞過程都會先經歷瞬態，最終到達穩態電子電路 2334瀏覽量 -
Allegro設計小技巧 | 如何手動在PCB中添加、刪除元器件2022-06-03 01:17
-
技術資訊 | PSpice中SPWM方波信號的生成2022-06-03 01:15
一、SPWM原理SPWM是以正弦波作為逆變器輸出的期望波形，以頻率比期望波高得多的等腰三角波作為載波（Carrierwave），并用頻率和期望波相同的正弦波作為調制波（ModulationWave），等調制波與載波相交時，由它們的交點確定逆變器開關器件的通斷時刻，從而獲得在正弦調制波的半個周期內呈兩邊窄中間寬的一系列等幅不等寬的矩形波。二、SPWM分類從調制信號 3768瀏覽量 -
行業資訊 I TÜV 萊茵測試中心的愛立信蜂窩網絡2022-05-28 01:15
今年3月末，我們到訪了德國TÜV萊茵測試中心。TÜV的全稱是“TechnischerÜberwachungsverein”，即技術檢驗協會。TÜV主要包括三家大型機構，分別是TÜV北德、TÜV萊茵和TÜV南德，還有一些比較小的獨立機構：TÜV圖林根、TÜV薩爾州和TÜV奧地利。目前，他們開展了很多汽車方面的技術驗證工作；但最初早在汽車發明問世之前，TÜV以檢網絡 699瀏覽量 -
Allegro小技巧 | 如何設置差分線能夠有效減少報錯2022-05-28 01:13
在PCB設計過程中，差分信號是比較重要的信號，一般設置差分信號到其它信號的間距是20mil，但是設置完差分信號到其它信號的間距之后，差分對內PN之間不滿足20mil的間距，會報錯，如1所示：圖1差分信號對內報錯示意圖如圖2所示，差分信號到其它信號的間距是20mil，但是差分按照阻抗線寬走線，間距是8mil，所以出現DRC的錯誤。本文向大家介紹如何將所有的差分PCB設計 9516瀏覽量