在PCB設(shè)計(jì)過程中，差分信號是比較重要的信號，一般設(shè)置差分信號到其它信號的間距是20mil，但是設(shè)置完差分信號到其它信號的間距之后，差分對內(nèi)PN之間不滿足20mil的間距，會報(bào)錯，如1所示：

圖1 差分信號對內(nèi)報(bào)錯示意圖

如圖2所示，差分信號到其它信號的間距是20mil，但是差分按照阻抗線寬走線，間距是8mil，所以出現(xiàn)DRC的錯誤。

本文向大家介紹如何將所有的差分線的設(shè)置到其它信號的間距是20mil并滿足自身的阻抗間距不報(bào)錯，具體操作步驟如下：

01規(guī)則設(shè)置

打開規(guī)則管理器，執(zhí)行菜單命令Setup-Constrains，在下拉菜單中選擇Constraint Manager，進(jìn)行規(guī)則設(shè)置，左側(cè)選擇Physical Constraint Set，如圖2所示，點(diǎn)擊all layers；

圖2 進(jìn)入物理規(guī)則設(shè)置示意圖

02設(shè)置差分默認(rèn)間距

差分走線設(shè)置的規(guī)則，是DIFF100的規(guī)則，在差分屬性的Min Line Spacing最小間距，目前是0，如圖3所示，我們將其設(shè)置為差分默認(rèn)的間距8mil，如圖4所示；

圖3默認(rèn)差分間距設(shè)置示意圖

圖4 差分最小間距設(shè)置示意圖

03PCB界面

設(shè)置完成以后，回到PCB界面，如圖5所示，差分線已經(jīng)不會報(bào)錯了，對內(nèi)滿足阻抗要求，對外到其它信號滿足20mil間距。

圖5差分信號不報(bào)錯示意圖