工欲善其事,必先利其器。我們 Designer 最看重的就是,工具趁不趁手。FPGA/SoC 開發(fā),28nm 我們推薦您用 Vivado;20nm 開發(fā),您只能用 Vivado;16nm 開發(fā),Vivado 剛剛滴... 那怎么才能用好 Vivado 呢?
1 “實(shí)現(xiàn)”指令與策略詳解
了解與學(xué)習(xí)在 Vivado 中當(dāng)默認(rèn)設(shè)置無法滿足您的設(shè)計(jì)目標(biāo)時(shí),如何設(shè)置和嘗試新的布局布線算法。視頻包括了新的指令命令以及新的基于這些指令預(yù)封包的策略的介紹。了解什么是設(shè)計(jì)實(shí)現(xiàn),其在RTL 到比特流的設(shè)計(jì)流程中所適用的地方。視頻內(nèi)容主要包括配置實(shí)現(xiàn)與策略,運(yùn)行時(shí)實(shí)現(xiàn),結(jié)果檢查,最后還有一些實(shí)現(xiàn)命令及選項(xiàng)參數(shù)的介紹和描述。
2 在 Vivado 中實(shí)現(xiàn)設(shè)計(jì)的流程
了解什么是設(shè)計(jì)實(shí)現(xiàn),其在RTL 到比特流的設(shè)計(jì)流程中所適用的地方。視頻內(nèi)容主要包括配置實(shí)現(xiàn)與策略,運(yùn)行時(shí)實(shí)現(xiàn),結(jié)果檢查,最后還有一些實(shí)現(xiàn)命令及選項(xiàng)參數(shù)的介紹和描述。
-
賽靈思
+關(guān)注
關(guān)注
33文章
1795瀏覽量
132116 -
Vivado
+關(guān)注
關(guān)注
19文章
828瀏覽量
68207
發(fā)布評(píng)論請(qǐng)先 登錄
FPGA是用altera多還是賽靈思的多呢
這顆賽靈思是限制料還是翻新料?
面向未來十年 “All Programmable”器件 賽靈思發(fā)布Vivado設(shè)計(jì)套件
賽靈思客戶共賀Vivado 設(shè)計(jì)套件推出
賽靈思vivado設(shè)計(jì)套件助你實(shí)現(xiàn)FPGA完美開發(fā)
賽靈思新一代Vivado設(shè)計(jì)套件首次面向公眾開放

專訪賽靈思資深副總裁湯立人:賽靈思力推完全可編程元件
賽靈思Vivado設(shè)計(jì)套件震撼登場(chǎng)
賽靈思的Vivado詳細(xì)資料說明

賽靈思Vivado ML版優(yōu)化應(yīng)用設(shè)計(jì)

評(píng)論