2018年TI杯多省聯(lián)賽落下帷幕。看了賽題，覺得還是蠻有意思的，第一個題目，是進(jìn)行電流幅度的計(jì)算，需要用到FFT運(yùn)算。我這里是在Intel Cyclone V SoC上進(jìn)行了一次實(shí)驗(yàn)，使用12位有符號的高速ADC（AD9226），通過控制采樣設(shè)置采樣率為2048Hz，采樣8192個點(diǎn)，然后執(zhí)行FFT運(yùn)算。

在網(wǎng)上找了一個成熟的FFT運(yùn)算代碼，加入工程中編譯，結(jié)果發(fā)現(xiàn)計(jì)算的幅度值永遠(yuǎn)只有實(shí)際幅度值的1/4，而該代碼在NIOS II CPU上運(yùn)行卻是正確的。一直沒找到問題所在。特發(fā)代碼出來，看有沒有人能指點(diǎn)一二。

FFT.c

main文件里有些許冗余代碼沒有刪掉，請直接看main函數(shù)中相關(guān)內(nèi)容即可。

以下為完整的DS-5工程文件源碼。

ADC_FFT.rar(83.11 KB, 下載次數(shù): 999)（點(diǎn)擊閱讀原文下載）

在運(yùn)行結(jié)果中，如果對FFT的運(yùn)算結(jié)果乘以4，得到的結(jié)果就是正確的幅值。如下圖是乘以4之后的結(jié)果，一個是10Hz頻率時(shí)候，一個是100Hz頻率時(shí)候：

再次說明下參數(shù)：2048Hz采樣率，8192個點(diǎn)FFT，ADC是12位有符號ADC。使用的DMA完成數(shù)據(jù)的采集，DMA采集了2個通道共24位的數(shù)據(jù)，然后高16位存儲通道1的數(shù)據(jù)，低16位存儲通道0的數(shù)據(jù)，需要注意的是。每個16位的數(shù)據(jù)中，低12位為數(shù)據(jù)，高12位始終為0。