女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

三星8nm LPP工藝利用 Mentor Tessent 工具節省大量設計測試時間

半導體動態 ? 來源:網絡整理 ? 作者:工程師1 ? 2018-05-29 04:16 ? 次閱讀

Mentor, a Siemens business 今天宣布,三星電子有限公司根據三星代工廠的 8nm LPP(低功耗 Plus)工藝對 MentorTessent? 產品進行了認證。對于針對移動通信、高速網絡/服務器計算、加密貨幣和自動駕駛等市場的特大型設計,這些工具可大幅縮短設計和測試時間。

當今領先半導體器件的特大型設計可能會因需要大量計算資源、測試向量生成時間太長或在設計流程中執行得太晚而受到拖累。TessentTestKompress? 工具通過提供采用層次化可測試性設計 (DFT) 方法的自動功能來解決這些問題。三星代工廠解決方案參考流程包括在寄存器傳輸級 (RTL) 設計階段早期自動插入的 TestKompress 掃描壓縮邏輯控制器和 Tessent ScanPro 片上時鐘控制器。只要內核設計準備就緒,Tessent TestKompress 即可用于在設計流程早期創建該內核的測試向量。這些測試向量可直接重復使用,并自動重定向到全芯片設計。因此,可將用于自動測試模式生成 (ATPG) 的計算資源和 ATPG 運行時間提高一個數量級。Tessent 層次化 DFT 流程中不需要完整的器件網表。

“在 EUV 時代之前推出的這些工藝中,從性能、功耗和面積方面考慮,我們的 8LPP 都是最佳之選。”三星電子代工市場營銷副總裁 Ryan Lee 說道。“我們與 Mentor 長期合作,這將使我們的 8LPP 對雙方客戶而言更具吸引力。Mentor 的 Tessent TestKompress 層次化 DFT 解決方案是此類技術的一個例子,將節省大量測試生成周轉時間。”

Tessent TestKompress 工具用于將掃描數據輸入共享到 MCP(多核處理器)設計中的眾設計內核。共享輸入管腳可實現更高級別的測試向量壓縮,而這關系到降低生產測試成本。Tessent Diagnosis 和 TessentYieldInsight? 工具用于查找系統性良率限制因素并提高制造良率。這些工具包括執行反向模式映射的自動化,可令失效生產模式直接映射到與其相關的層次化模塊。對目標模塊執行診斷可以大大縮短診斷時間,減少計算資源。

“規模更大且更加復雜的設計需要額外的 DFT 和自動化才能滿足上市時間和測試成本要求,而借助三星代工廠的 8LPP 便可以實現。”Mentor Tessent產品系列營銷總監 Brady Benware 說道。“該參考流程中的關鍵功能,如層次化 DFT,目前被業界廣泛采用,對于此新工藝技術的成功至關重要。”

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 半導體
    +關注

    關注

    335

    文章

    28615

    瀏覽量

    232677
  • 三星電子
    +關注

    關注

    34

    文章

    15885

    瀏覽量

    182134
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    回收三星S21指紋排線 適用于三星系列指紋模組

    Galaxy S系列指紋排線、三星Galaxy Note系列指紋排線、三星Galaxy Fold系列指紋排線、三星Galaxy A系列指紋排線、三星W系列指紋排線。 同時本公司
    發表于 05-19 10:05

    三星在4nm邏輯芯片上實現40%以上的測試良率

    較為激進的技術路線,以挽回局面。 4 月 18 日消息,據韓媒《ChosunBiz》當地時間 16 日報道,三星電子在其 4nm 制程 HBM4 內存邏輯芯片的初步測試生產中取得了40
    發表于 04-18 10:52

    千億美元打水漂,傳三星取消1.4nm晶圓代工工藝

    電子發燒友網綜合報道?據多方消息來源推測,三星電子可能取消原計劃于?2027?年量產的?1.4nm(FS1.4)晶圓代工工藝三星在?“Samsung?Foundry?Forum?20
    的頭像 發表于 03-23 11:17 ?1250次閱讀

    千億美元打水漂,傳三星取消1.4nm晶圓代工工藝?

    電子發燒友網綜合報道 據多方消息來源推測,三星電子可能取消原計劃于 2027 年量產的 1.4nm(FS1.4)晶圓代工工藝三星在 “Samsung Foundry Forum 20
    的頭像 發表于 03-22 00:02 ?1741次閱讀

    三星已量產第四代4nm芯片

    據外媒曝料稱三星已量產第四代4nm芯片。報道中稱三星自從2021年首次量產4nm芯片以來,每年都在改進技術。三星現在使用的是其最新的第四代4
    的頭像 發表于 03-12 16:07 ?1.2w次閱讀

    三星否認重新設計1b DRAM

    問題,在2024年底決定在改進現有1b nm工藝的同時,從頭設計新版1b nm DRAM。 不過,三星通過相關媒體表示相關報道不準確。盡管三星
    的頭像 發表于 01-23 10:04 ?890次閱讀

    三星電子1c nm內存開發良率里程碑推遲

    據韓媒報道,三星電子已將其1c nm DRAM內存開發的良率里程碑時間推遲了半年。原本,三星計劃在2024年底將1c nm制程DRAM的良率
    的頭像 發表于 01-22 15:54 ?495次閱讀

    三星1c nm DRAM開發良率里程碑延期

    據韓媒MoneyToday報道,三星電子已將其1c nm(1-cyano nanometer)DRAM內存開發的良率里程碑時間從原定的2024年底推遲至2025年6月。這一變動可能對三星
    的頭像 發表于 01-22 14:27 ?525次閱讀

    三星重啟1b nm DRAM設計,應對良率與性能挑戰

    近日,據韓媒最新報道,三星電子在面對其12nm級DRAM內存產品的良率和性能雙重困境時,已于2024年底作出了重要決策。為了改善現狀,三星決定在優化現有1b nm
    的頭像 發表于 01-22 14:04 ?703次閱讀

    銳成芯微推出基于8nm工藝的PVT Sensor IP

    近日,銳成芯微基于8nm工藝工藝、電壓、溫度傳感IP(PVT Sensor IP,下同)完成硅測試,驗證結果展現出了其優異的性能,未來將為客戶在先進
    的頭像 發表于 11-08 16:17 ?553次閱讀

    三星電子:18FDS將成為物聯網和MCU領域的重要工藝

    電子發燒友網報道(文/吳子鵬)今年上半年,三星在FD-SOI工藝上面再進一步。3月份,意法半導體(STMicroelectronics)宣布與三星聯合推出18nm FD-SOI
    發表于 10-23 11:53 ?561次閱讀
    <b class='flag-5'>三星</b>電子:18FDS將成為物聯網和MCU領域的重要<b class='flag-5'>工藝</b>

    臺積電3nm工藝穩坐釣魚臺,三星因良率問題遇冷

    近日,全球芯片代工領域掀起了不小的波瀾。據媒體報道,臺積電在3nm制程的芯片代工價格上調5%之后,依然收獲了供不應求的訂單局面。而與此同時,韓國的三星電子在3nm工藝上卻遭遇了前所未有
    的頭像 發表于 06-22 14:23 ?1411次閱讀

    三星展望2027年:1.4nm工藝與先進供電技術登場

    在半導體技術的競技場上,三星正全力沖刺,準備在2027年推出一系列令人矚目的創新。近日,三星晶圓代工部門在三星代工論壇上公布了其未來幾年的技術路線圖,其中包括備受矚目的1.4nm制程
    的頭像 發表于 06-21 09:30 ?602次閱讀

    三星與新思科技攜手,備戰2nm工藝量產

    在全球半導體行業邁向更高精度和更小尺寸的征途上,三星與新思科技近日宣布了一項重要的合作。這一合作旨在確保三星的2nm制造工藝能夠順利實現量產,并在市場中占據領先地位。
    的頭像 發表于 06-20 09:22 ?674次閱讀

    三星公布最新工藝路線圖

    : 1. **新節點和技術進展**:三星宣布了兩個新的尖端節點——SF2Z 和 SF4U。SF2Z 是一種2nm工藝,采用背面電源輸送網絡(BSPDN)技術,這種技術將電源軌置于晶圓背面,以提高功率、性能
    的頭像 發表于 06-17 15:33 ?653次閱讀
    <b class='flag-5'>三星</b>公布最新<b class='flag-5'>工藝</b>路線圖