2025年7月24日——中國RISC-V軟硬件生態領導者賽昉科技與中國數字EDA/IP龍頭企業上海合見工業軟件集團有限公司（簡稱“合見工軟”）共同宣布雙方的突破性技術合作成果。

賽昉科技自主研發的一致性片上網絡（NoC）IP——昉·星路-700（StarNoC-700）已成功適配賽昉科技昉·天樞（Dubhe）系列RISC-V處理器核心（Dubhe-70/83）。這一關鍵項目應用了合見工軟的全場景驗證硬件系統UniVista Unified Verification Hardware System (UVHS)，顯著提升了眾核RISC-V系統的驗證規模和效率，為國產高性能算力芯片的開發提供了強有力的支撐。

一致性NoC IP是RISC-V技術落地高性能算力場景的核心要素，是面向高性能計算、AI、數據中心等場景處理器的核心基礎IP。賽昉科技以一致性NoC IP為基礎，并配合自研的高性能RISC-V CPU IP，構建了多核/眾核片上網絡算力子系統平臺。合見工軟始終致力于為國產芯片設計行業提供高性能自主可控EDA技術，助力開源RISC-V處理器的芯片創新與生態建設。

此次合作中，賽昉StarNoC-700 2X2 拓撲 + 3核 Dubhe RISC-V CPU設計，僅用時兩周就成功部署在合見工軟全場景驗證硬件系統UVHS的硬件仿真加速平臺上，并得益于UVHS硬件仿真Emulation模式下DUT時鐘6.25M的性能，快速驗證了NOC網絡中的核間一致性、多核性能線性度以及帶寬線性度，測試結果完全符合設計目標。未來雙方將繼續深入合作，擴大NoC規模及更多RISC-V核心，考慮擴展到3x3、4x4的NoC拓撲，核心數量也將上升到16/32/64的規模。同時考慮到SoC設計接口的復雜性，后續也會引入諸如PCIe5、MIPI2.0等更多的高速協議的速率適配器和XTOR及DDR5 MMK存儲模型方案驗證，推動 RISC-V技術創新并加快下一代產品技術的上市時間。

StarNoC-700一致性NoC IP：

采用 Ring/ Mesh 架構

采用 CHI.E 協議

分布式CCU節點，包含Snoop Filter & System Level Cache

支持與非一致性 AXI 組件/ 總線網絡連接

支持靈活配置：用戶通過參數自定義

一致性高性能總線網絡Mesh NoC

低速控制網絡 Control NoC

合見工軟全場景硬件驗證平臺UVHS:

高性能算力支撐：原型驗證模式性能高達20+MHz，硬件仿真模式性能高達10MHz

大規模系統級聯：UVHS系統支持大系統級聯，最多可以級聯上百億邏輯門的規模。目前已經在更多商用客戶成功部署級聯，實現了最大160片VU19P FPGA的級聯，滿足HPC超大系統規模驗證的需求。對于賽昉未來的RISC-V大型系統擴展，UVHS系統可以完美滿足需求。

豐富的高速接口和存儲模型：UVHS提供了豐富的高速接口和存儲模型方案，支持PCIe Gen5、MIPI CSI2/DSI2、Ethernet 1G-800G等多種接口，以及DDR5、DDR4、LPDDR5、LPDDR4、HBM3等存儲模型，幫助用戶快速搭建完整的全場景驗證系統。

賽昉科技IP產品線總經理周杰表示：“賽昉科技StarNoC-700是首個適配RISC-V的國產mesh拓撲NoC IP，打破了國內在高端NoC IP領域對國外技術的依賴，標志著全國產RISC-V眾核子系統實現技術閉環。合見工軟UVHS產品的高擴展性和自動化分割能力為StarNoC-700與RISC-V的適配提供了硬件平臺支撐，雙方將攜手為用戶構建針對高性能應用場景需求的超大規模眾核子系統網絡。”

合見工軟副總裁吳曉忠表示：“RISC-V憑借開源、靈活等特點，覆蓋了從通用計算到專用領域的全場景需求，是國產智算生態中的重要突破方向，賽昉科技自研處理器及NOC IP是國產RISC-V技術在智算時代的突破創新的重要推動力。合見工軟UVHS全場景硬件驗證平臺在賽昉科技RISC-V NoC IP和處理器系統中的應用，為其在多核算力系統搭建中大幅提升驗證效率，助力處理器性能提升。基于合見工軟在多家智算和HPC大芯片項目中的成功部署經驗，我們期待持續賦能賽昉科技的技術創新，共同推動中國RISC-V生態體系建設，提供更智能高效的EDA解決方案。”