?6月19日，《ADC/DAC芯片測試前沿：德思特ATX系統(tǒng)高效方案與實戰(zhàn)攻略》線上研討會圓滿結(jié)束。感謝大家的觀看與支持！

在直播間收到一些觀眾的技術(shù)問題，我們匯總了熱點問題并請講師詳細解答，在此整理分享給大家，請查收！

基本知識儲備：ADC/DAC芯片測什么？

Q：你們可以做哪些類型的ADC芯片測試？你們可以測的ADC分辨率位數(shù)多高？

主要支持三類主流ADC芯片：Pipeline型、逐次逼近型（SAR型）和Sigma-Delta型。測試覆蓋范圍以8-18位分辨率的芯片為主，對22位左右的芯片也能進行靜態(tài)和動態(tài)參數(shù)測試。24位芯片需滿足AWG信號源性能限制（如信號精度、噪聲水平等），但實際測試仍以8-18位芯片為主流。

Q：可以測多高速率的ADC？

測試速率取決于數(shù)字I/O模塊（DIO）的工作模式。DIO支持高速模式和低速模式，其中高速模式下可測試更新速率達200MHz的芯片。

德思特方案解讀：all in one的ATX測試系統(tǒng)如何提高測試效率？

Q：是否支持測試多量程段可選的ADC？

支持。量程切換需通過DIO模塊控制芯片的特定引腳發(fā)送指令（如SPI命令）。若不同量程需改變硬件連接（如輸入路徑），測試板需設(shè)計繼電器電路，由DIO模塊控制繼電器完成量程切換。

Q：針對ADC的測試速度大概是每顆多久?

完整測試流程約10-15秒（不含芯片安裝和連接時間）。具體時間取決于測試循環(huán)次數(shù)和采樣點數(shù)，例如高精度測試需多次采樣平均結(jié)果。

Q：建議多久執(zhí)行一次校正？

自校準：通過軟件（ATView 7006）執(zhí)行，推薦每3個月或環(huán)境溫濕度劇變時進行，操作前需預(yù)熱設(shè)備1小時以上。

返廠校準：需聯(lián)系廠商，每年1次以保證測量精度。若自校準結(jié)果異?；驕y試數(shù)據(jù)明顯偏移，也建議返廠校準。

Q：是否可以將各模塊定制為PXI平臺版本？

不可行。原因有二：（1）PXI標準電源的紋波及干擾可能降低模塊精度（本系統(tǒng)背板為低噪聲定制設(shè)計）；（2）模塊間高速觸發(fā)依賴專用背板的點對點互聯(lián)，PXI總線無法滿足實時性需求。

Q：DIO模塊中的FPGA有何作用？是否參與數(shù)據(jù)采集？

FPGA核心功能是生成時序和時鐘信號，不參與實際數(shù)據(jù)采集。例如低速FPGA（如Xilinx Artix-7）用于存儲時序，高速FPGA（如Kintex-7）用于時鐘管理；數(shù)據(jù)采集由DIO模塊的專用電路（如比較器、緩存）完成。

德思特ATX測試系統(tǒng)實操演示

Q：測試系統(tǒng)與測試板之間的連接線纜，是采用哪種形式 / 哪種標準 / 哪種接口？

（1）數(shù)字I/O連接：采用68針卡扣式D型線纜（可靠防脫落）；

（2）時鐘/觸發(fā)信號：使用SMB接口（標準同軸連接器）；

（3）電源/參考電壓/AWG輸出：采用4PIN LEMO接口（支持0B/1B系列線纜，可選直角或彎角）；

（4）高速差分信號（如AWG 2180）：每個通道獨立使用SMA接口。

Q：1/2LSB correction選項有什么用

該功能用于適配不同理論轉(zhuǎn)換曲線的ADC芯片：

啟用條件：若ADC的零點偏移（Offset）位于轉(zhuǎn)換階梯中點（非理想居中位置），需勾選以校正Offset誤差；

禁用條件：若零點偏移恰好在Code范圍正中央（理想狀態(tài)），則無需啟用。

Q：ATView 軟件是否支持二次開發(fā)？

支持通過腳本實現(xiàn)自動化控制。軟件雖未內(nèi)置遠程控制接口，但所有操作（如參數(shù)配置、測試執(zhí)行）均可通過腳本編程調(diào)用，滿足定制化測試流程需求。

Q：由AWG22轉(zhuǎn)為AWG20觀察測試結(jié)果是否有差異,怎樣的差異

AWG22在動態(tài)參數(shù)（如THD、SFDR）上性能優(yōu)于AWG20約3-5dB，因其信號純度更高，更適合高精度動態(tài)測試。

?