在當下3DIC技術作為提升芯片性能和集成度的重要路徑，正面臨著諸多挑戰，尤其是Signoff環節的復雜性問題尤為突出。此前，6月6日至8日，由中國科學院空天信息創新研究院主辦的“第四屆電子與信息前沿學術會議”上，行芯科技CEO賀青博士基于最近與Top設計公司合作成功流片的先進工藝3DIC項目經驗，發表了題為《面向3DIC的Signoff挑戰與行芯科技創新策略》的演講，為行業帶來了深刻的技術洞察。

賀青博士在演講中指出，Face-to-Face等先進堆疊形式雖能顯著提升芯片性能，但也使得Signoff技術難度呈指數級增長。3DIC Signoff不僅涉及物理驗證及簽核的復雜流程，還需應對復合Die引起的Coupling RC、SI、PI等新難題，以及電、熱、力等多物理耦合帶來的新挑戰。

為了應對挑戰，行芯科技自研了業內首個多Die并行提取Face-to-Face晶圓堆棧設計中的寄生參數解決方案。通過高精度的跨層芯片電容提取與網表仿真驗證，確保3DIC芯片在Signoff環節的數據基石，并從SI、PI、Power、Thermal等多維度為3DIC設計提供全方位簽核驗證。同時，行芯科技將電源網絡設計、功耗分析等環節前置踐行3DIC Shift Left設計方法學，進一步提升芯片設計的效率與準確性。

在EDA斷供的背景下，行芯科技將繼續與學術界的專家學者保持緊密合作，共同推動我國集成電路產業的技術自主創新與自主可控發展。