女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Inphi借助Cadence技術完成7nm全芯片扁平化設計流片

Cadence楷登 ? 來源:Cadence楷登 ? 2025-06-06 09:47 ? 次閱讀

Inphi 是高速數據移動互連領域的領導者,致力于在全球范圍內、數據中心之間以及數據中心內部快速傳輸大數據。

我們在所有先進工藝節點項目中都采用了 Tempus ECO 和 Tempus Signoff。由于設計規模龐大,我們選擇運行扁平化靜態時序分析 (STA),并充分利用 Tempus 的DSTA和 CMMMC 功能。這使得我們的設計人員能夠更快地完成簽核,從而滿足產品上市時間的要求。由于高度的相關性,Tempus 解決方案還能與Innovus Implementation更快地收斂,并實現更好的 PPA(功耗、性能、面積)。我們的設計人員可以充滿信心地使用 Tempus ECO 和 Signoff 進行簽核。——工程副總裁WEIKAI SUN

挑戰

●需要在 500GB 內存的機器上進行全芯片扁平化簽核。

●在相同的機器上,STA 幾乎耗盡所有內存才能完成單個工藝角的分析。

●需要同時運行多種模式和多個工藝角,而非僅單個工藝角。

優勢

●將 Tempus ECO 集成到 Innovus Implementation 系統并結合 Quantus 寄生參數提取解決方案,減少了迭代次數。

●盡管大部分功耗優化是在 Genus Synthesis 綜合解決方案中完成的,但仍然實現了額外的 5% 功耗降低。

●使用 DSTA 在合理的時間內完成了 CMMMC 的扁平化處理。

CMMMC 具有大約 25 個用于建立時間和保持時間分析的視圖,這極大地提高了我們按計劃完成流片的效率。

與單工藝角 STA 相比,運行時間縮短了 50%(DSTA CMMMC 運行并生成報告耗時約 10 小時;單工藝角 STA 耗時超過 20 小時)。

●由于 Innovus、ECO 和 Signoff 共享簽核引擎,因此具有更好的相關性,從而可以最大程度地縮短設計收斂時間。

●由于具備頂層范圍,易于使用,因此能夠更快地修復頂層接口,并減少所需的許可證數量。

●在從設計周期開始到流片完成的整個過程中,Cadence 工程師都提供了卓越的支持。

設計

●7nm

●使用 SOCV

●使用 16CPU

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • cpu
    cpu
    +關注

    關注

    68

    文章

    11040

    瀏覽量

    216042
  • 工藝
    +關注

    關注

    4

    文章

    672

    瀏覽量

    29263
  • Cadence
    +關注

    關注

    67

    文章

    965

    瀏覽量

    143860

原文標題:Inphi 通過 Tempus Timing Signoff 完成 7nm 全芯片扁平化設計流片,縮短了產品上市時間

文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    Cadence UCIe IP在Samsung Foundry的5nm汽車工藝上實現成功

    我們很高興能在此宣布,Cadence 基于 UCIe 標準封裝 IP 已在 Samsung Foundry 的 5nm 汽車工藝上實現首次成功。這一里程碑彰顯了我們持續提供高性能車
    的頭像 發表于 04-16 10:17 ?218次閱讀
    <b class='flag-5'>Cadence</b> UCIe IP在Samsung Foundry的5<b class='flag-5'>nm</b>汽車工藝上實現<b class='flag-5'>流</b><b class='flag-5'>片</b>成功

    【「芯片通識課:一本書讀懂芯片技術」閱讀體驗】芯片如何設計

    設計人員借助EDA軟件可以把各種電子元器件安排到極小的硅片上,并連接成及其復雜的電路。當前全球EDA市場主要有Synopsys、Cadence和Siemens EDA三家廠商把持。 芯片IP
    發表于 03-29 20:57

    芯片失敗都有哪些原因

    最近和某行業大佬聊天的時候聊到芯片失敗這件事,我覺得這是一個蠻有意思的話題,遂在網上搜集了一些芯片
    的頭像 發表于 03-28 10:03 ?402次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>流</b><b class='flag-5'>片</b>失敗都有哪些原因

    聯發科采用AI驅動Cadence工具加速2nm芯片設計

    近日,全球知名的EDA(電子設計自動)大廠Cadence宣布了一項重要合作成果:聯發科(MediaTek)已選擇采用其人工智能驅動的Cadence Virtuoso Studio和Spectre X Simulator工具,在
    的頭像 發表于 02-05 15:22 ?587次閱讀

    芯片的基礎知識

    在當今科技迅猛發展的時代,半導體芯片的創新已成為推動各行各業,尤其是汽車行業進步的關鍵力量。隨著智能駕駛技術的興起,對高性能芯片的需求正迅速增長。 7月27日,蔚來汽車公司在NIO I
    的頭像 發表于 12-24 09:39 ?1484次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>流</b><b class='flag-5'>片</b>的基礎知識

    Cadence推出基于Arm的系統Chiplet

    近日,Cadence宣布其首款基于 Arm 的系統級小芯片(Chiplet)開發成功并,這是一項突破性成就。這項創新標志著芯片
    的頭像 發表于 11-28 15:35 ?590次閱讀
    <b class='flag-5'>Cadence</b>推出基于Arm的系統Chiplet

    層次扁平化結構原理圖設計,哪個更適合我?

    “ ?通常來說 KiCad 更建議使用層次的設計,因為這樣結構更清晰,也方便設計復用。?對于簡單的系統,扁平化設計也很容易實現;但將復雜的系統設計成扁平化卻并不那么容易。 ” 什么是扁平化
    的頭像 發表于 11-12 12:20 ?728次閱讀
    層次<b class='flag-5'>化</b>或<b class='flag-5'>扁平化</b>結構原理圖設計,哪個更適合我?

    世芯電子成功2nm測試芯片

    近日,高性能ASIC設計服務領域的領先企業世芯電子(Alchip)宣布了一項重大技術突破——成功了一款2nm測試芯片。這一里程碑式的成就
    的頭像 發表于 11-01 17:21 ?1362次閱讀

    傳理想汽車智能駕駛SoC芯片年底前完成

    據業內消息人士透露,理想汽車正加速推進其智能駕駛SoC芯片的研發進程,并計劃在2024年底前完成工作。此舉標志著理想汽車在自主開發自動駕駛芯片
    的頭像 發表于 10-09 17:30 ?882次閱讀

    所謂的7nm芯片上沒有一個圖形是7nm

    最近網上因為光刻機的事情,網上又是一陣熱鬧。好多人又開始討論起28nm/7nm的事情了有意無意之間,我也看了不少網上關于國產自主7nm工藝的文章。不過這些文章里更多是抒情和遐想,卻很少有人針對
    的頭像 發表于 10-08 17:12 ?731次閱讀
    所謂的<b class='flag-5'>7nm</b><b class='flag-5'>芯片</b>上沒有一個圖形是<b class='flag-5'>7nm</b>的

    消息稱小鵬汽車自研智駕芯片成功

    小鵬汽車近期傳來振奮人心的消息,其自主研發的智能駕駛芯片已成功完成,標志著小鵬在核心技術自研領域邁出了堅實的一步。據知情人士透露,這款小
    的頭像 發表于 08-28 15:37 ?843次閱讀

    小鵬汽車自主研發的智能駕駛芯片已順利完成階段

    8月27日,最新行業資訊顯示,小鵬汽車在智能駕駛技術領域取得重大突破,其自主研發的智能駕駛芯片已順利完成階段,標志著這一關鍵
    的頭像 發表于 08-27 14:32 ?1661次閱讀

    芯片設計、驗證、成本的那些事

    前言我們聊聊芯片設計、、驗證、制造、成本的那些事;對于芯片設計來說就是參加一次大考。
    的頭像 發表于 08-09 08:11 ?2802次閱讀
    <b class='flag-5'>芯片</b>設計<b class='flag-5'>流</b><b class='flag-5'>片</b>、驗證、成本的那些事

    蔚來神璣5nm智駕芯片成功,引領智能駕駛新紀元

    在萬眾矚目的2024蔚來創新科技日上,蔚來汽車董事長李斌向全球宣布了一項重大技術突破:蔚來自主研發的全球首顆車規級5納米高性能智能駕駛芯片——神璣NX9031,已成功完成
    的頭像 發表于 07-29 11:30 ?1565次閱讀

    今日看點丨消息稱蔚來、小鵬等自研智駕芯片;中國移動超級SIM芯片和MCU芯片采用PUF技術

    1. 臺積電 6/7nm 制程 2025 年初起降價 10% ? 近日有消息稱,根據供應鏈訪查,臺積電多數客戶已同意上調代工價格換取可靠的供應。最新市場消息指出,臺積電調漲價格的部分是在市場持續
    發表于 07-10 11:00 ?1006次閱讀