女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

為什么要在串行鏈路中加入一個(gè)AC耦合電容呢?

QTv5_SI_PI_EMC ? 來(lái)源:未知 ? 作者:胡薇 ? 2018-04-18 11:19 ? 次閱讀

在很多高速串行信號(hào)中,都會(huì)使用到AC耦合電容,既然在設(shè)計(jì)高速串行電路時(shí),任何一個(gè)小小的不同都會(huì)引起信號(hào)完整性問(wèn)題,為什么要在串行鏈路中加入一個(gè)AC耦合電容呢?這個(gè)電容不僅會(huì)導(dǎo)致信號(hào)邊沿變得緩慢,還有可能會(huì)引起阻抗不連續(xù)。

當(dāng)我們連接有不同的供電電壓的兩個(gè)系統(tǒng)時(shí)或者是熱插拔時(shí),可能就會(huì)需要用到AC耦合電容了,首先我們要了解的是這里我們使用AC電容的目的是為了使兩級(jí)之間更好的通信,既然是串在了兩個(gè)系統(tǒng)之間,那通信的信號(hào)必然是交流的信號(hào)。AC耦合電容還可以提供直流偏壓和過(guò)流的保護(hù)。

在中間加個(gè)AC電容有什么好處呢?

主要就是改善了噪聲容限。我們有時(shí)候可能在選擇電容時(shí)會(huì)選擇小電容,覺(jué)得這樣可能會(huì)將直流成分濾的更干凈,但是這樣會(huì)導(dǎo)致信號(hào)變形并且引起基線漂移。如果選擇較大的電容,電容端的電壓穩(wěn)定的時(shí)間需要的比較長(zhǎng),原來(lái)一個(gè)小小的電容要求有這么多,那我們應(yīng)該如何來(lái)選擇這個(gè)電容呢?首先要看電容的頻率、溫度等特性并且選擇低ESR/ESL的電容。對(duì)于電容值的選擇是要通過(guò)計(jì)算來(lái)選的,如下所示:

這里的F是截止頻率(定義電壓為輸入電壓的0.707倍時(shí)的頻率),R是傳輸線的阻抗,C是AC耦合電容。

當(dāng)然在選擇電容時(shí),其通帶的最小頻率要比傳輸信號(hào)的最小頻率要小才好,假設(shè)信號(hào)的最小頻率為Fmin,則頻率值為F:

F=Fmin/20

當(dāng)取值為F時(shí),99.88%的信號(hào)均會(huì)通過(guò)。

前面介紹了,雖然AC耦合電容有其好處,也會(huì)導(dǎo)致邊沿變緩慢,放置AC耦合電容時(shí),會(huì)引起阻抗的變化,就存在一個(gè)阻抗不連續(xù)點(diǎn)。同時(shí),也會(huì)引入碼型相關(guān)抖動(dòng),即當(dāng)電路傳輸?shù)男盘?hào)中出現(xiàn)連續(xù)的“1”或“0”時(shí),會(huì)出現(xiàn)下圖所示的直流電平壓降,這就會(huì)影響眼高。

如何才能減小這個(gè)直流壓降降低呢?

這和RC時(shí)間常數(shù)有關(guān),RC值越大(充電時(shí)間越長(zhǎng),單位時(shí)間電容充電少,分壓小),能通過(guò)的直流分量就越多直流壓降越小。由于鏈路中等效電阻是相對(duì)固定的,只能調(diào)節(jié)耦合電容值了。如下圖所示電容值越大,壓降越小。

曲線說(shuō)明:紫色的電容值最大,紅色的電容值次之,粉色的電容值最小。

那我們就把電容無(wú)限加大吧!

答案是:No,不行!因?yàn)椋瑢?shí)際安裝后的電容不是理想電容,除了ESR,ESL,還有安裝電感,所以就存在一個(gè)串聯(lián)諧振頻率。電容在串聯(lián)諧振頻率之前呈容性,之后呈感性。如下圖所示:

電容值越大,諧振頻率越小,電容在較低頻率就會(huì)呈現(xiàn)感性,這樣會(huì)造成信號(hào)高頻分量衰減增大,同樣會(huì)使眼高減小,上升沿變緩,jitter增加。

所以選擇AC耦合電容時(shí)要綜合以上兩點(diǎn)考量,一般業(yè)界都推薦0.01uF~0.2uF,最常見(jiàn)的就是0.1uF的電容。對(duì)于電容封裝的選擇不建議使用大于0603的封裝,最好是0402的,或者更小。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電容
    +關(guān)注

    關(guān)注

    100

    文章

    6228

    瀏覽量

    153214
  • 諧振頻率
    +關(guān)注

    關(guān)注

    2

    文章

    45

    瀏覽量

    17167

原文標(biāo)題:關(guān)于高速電路中的AC耦合電容

文章出處:【微信號(hào):SI_PI_EMC,微信公眾號(hào):信號(hào)完整性】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    邏輯電平之AC耦合電容的應(yīng)用

    電容的位置及大小 AC耦合電容的位置和容值大小都是由信號(hào)的協(xié)議或者芯片供應(yīng)商去提供,對(duì)于不同信號(hào)和不同芯片,其位置和容值大小都是不
    的頭像 發(fā)表于 12-20 12:04 ?9022次閱讀
    邏輯電平之<b class='flag-5'>AC</b><b class='flag-5'>耦合</b><b class='flag-5'>電容</b>的應(yīng)用

    AC耦合電容優(yōu)化(上)

    要的系數(shù)指標(biāo),插損曲線和回?fù)p曲線可以很好反應(yīng)通道損耗以及阻抗不連續(xù)性。仿真插損曲線和回?fù)p曲線如上圖3.4所示。插損和回?fù)p曲線可以和后續(xù)優(yōu)化后的曲線做一個(gè)簡(jiǎn)單的對(duì)比。3.2.AC耦合電容
    發(fā)表于 10-21 09:56

    AC耦合電容優(yōu)化(下)

    的差模轉(zhuǎn)共模個(gè)對(duì)比,同樣紅色為對(duì)稱擺放,藍(lán)色為不對(duì)稱,可以看出不對(duì)稱將帶來(lái)更多共模信號(hào),將對(duì)EMI帶來(lái)潛在的威脅。3.4.時(shí)域波形對(duì)比時(shí)域波形是判斷信號(hào)質(zhì)量好壞最直觀的表現(xiàn)。通過(guò)對(duì)AC耦合
    發(fā)表于 10-21 09:57

    中加入個(gè)AC耦合電容的原因是什么

    ?在硬件設(shè)計(jì)過(guò)程中,在很多高速串行信號(hào)中,都會(huì)使用到AC耦合電容,既然在設(shè)計(jì)高速串行電路時(shí),任何
    發(fā)表于 05-23 07:03

    AC耦合電容組裝結(jié)構(gòu)怎么優(yōu)化

    優(yōu)化不好,可能就會(huì)導(dǎo)致你整個(gè)高速電路設(shè)計(jì)失敗。在高速串行中,為了讓工作在不同電壓下的發(fā)送器和接收器能夠連接(也許是為了不影響各自buffer模擬電路部分的靜態(tài)工作點(diǎn)),需要在通路
    發(fā)表于 06-24 06:48

    別忽視!高速電路可能毀于未優(yōu)化的AC耦合電容

    通道的任何位置?這就是筆者最初做高頻電路時(shí),在這顆電容使用上遇到的第一個(gè)問(wèn)題——AC耦合電容
    發(fā)表于 09-19 11:15

    AC耦合電容的影響,你真的知道嗎?

    扳回局了,但是高速先生依然要和你們“爭(zhēng)執(zhí)”下去,我們要說(shuō)的是,即使是個(gè)簡(jiǎn)單的電容,其實(shí)在PCB設(shè)計(jì)也是很有學(xué)問(wèn)的哦,你們確定了解嗎? 今天我們來(lái)講
    發(fā)表于 07-23 17:41

    如何正確理解AC耦合電容

    直接反射的能量,所以絕大多數(shù)串行要求這顆AC耦合電容放在接收端。但也有例外,筆者之前做板對(duì)板
    發(fā)表于 07-07 07:30

    AC耦合電容的選取

    。  作者還有些相關(guān)的推導(dǎo):  我直接說(shuō)下結(jié)論,這里作者通過(guò)長(zhǎng)連0/1,推導(dǎo)出了電容值與數(shù)據(jù)碼型相關(guān)抖動(dòng)大小的個(gè)公式。  很長(zhǎng)我也沒(méi)有看完,不過(guò)結(jié)論:這個(gè)
    發(fā)表于 03-24 15:07

    完成閉環(huán)設(shè)計(jì),基于仿真軟件的AC耦合電容阻抗優(yōu)化

    設(shè)計(jì)。 1.引言 隨著高速串行總線的速率越來(lái)越高,的阻抗也隨之成為SI工程師關(guān)注的焦點(diǎn)。由于高速串行總線
    發(fā)表于 11-04 11:48 ?2286次閱讀
    完成閉環(huán)設(shè)計(jì),基于仿真軟件的<b class='flag-5'>AC</b><b class='flag-5'>耦合</b><b class='flag-5'>電容</b>阻抗優(yōu)化

    ViaExpert仿真AC耦合電容阻抗優(yōu)化設(shè)計(jì)方案解析

    完成后進(jìn)行后仿真,完成仿真的閉環(huán)設(shè)計(jì)。 1 引言 隨著高速串行總線的速率越來(lái)越高,的阻抗也隨之成為SI工程師關(guān)注的焦點(diǎn)。由于高速串行總線
    發(fā)表于 11-10 10:31 ?31次下載
    ViaExpert仿真<b class='flag-5'>AC</b><b class='flag-5'>耦合</b><b class='flag-5'>電容</b>阻抗優(yōu)化設(shè)計(jì)方案解析

    邏輯電平中邏輯互連的AC耦合電容

    AC耦合電容的位置和容值大小都是由信號(hào)的協(xié)議或者芯片供應(yīng)商去提供,對(duì)于不同信號(hào)和不同芯片,其位置和容值大小都是不樣的。比如PCIE信號(hào)
    發(fā)表于 01-07 16:30 ?7次下載

    邏輯互連之AC耦合電容綜述

    邏輯互連之AC耦合電容綜述
    發(fā)表于 09-10 15:08 ?4次下載

    為什么要在串行中加入個(gè)AC耦合電容

    在很多高速串行信號(hào)中,都會(huì)使用到AC耦合電容,既然在設(shè)計(jì)高速串行電路時(shí),任何
    發(fā)表于 01-14 10:04 ?1245次閱讀

    示波器ac耦合和dc耦合的區(qū)別

    示波器的輸入端與被測(cè)信號(hào)之間加入個(gè)電容,使得AC信號(hào)能夠通過(guò),而DC分量被隔斷。AC
    的頭像 發(fā)表于 08-09 14:57 ?6864次閱讀