概述
AD9081 混合信號前端（MxFE ）是一款高度集成的套件，具有四個 16 位、12 GSPS 最大采樣率、RF 數模轉換器（DAC）內核，以及四個 12 位、4 GSPS 速率、RF 模數轉換器（ADC）內核。AD9081 非常適合需要寬帶 ADC 和 DAC 來處理具有寬瞬時帶寬信號的應用。該套件具有八個發送和八個接收通道，支持 24.75 Gbps/通道 JESD204C 或 15.5 Gbps/通道 JESD204B 標準。該套件還具有片內時鐘乘法器，以及直接針對 RF 應用的寬帶或多頻帶數字信號處理（DSP）功能。可以繞過 DSP 數據路徑，以允許轉換器內核與 JESD204 數據收發器端口之間直接連接。該套件還具有針對相位陣列雷達系統和電子戰應用的低延遲回送和跳頻模式。提供兩種型號的 AD9081。4D4AC 模型支持完整的瞬時通道帶寬，而 4D4AB 模型通過自動配置 DSP，來限制啟動時的瞬時帶寬，從而支持每通道 600 MHz 的最大瞬時帶寬。
數據表：*附件：AD9081四通道16位12GSPS RFDAC和四通道12位4GSPS RFADC技術手冊.pdf

應用

• 無線通信基礎設施
• 微波點對點、E 頻段和 5G 毫米波
• 寬帶通信系統
• DOCSIS 3.1 和 4.0 CMTS
• 相控陣雷達與電子戰
• 電子測試和測量系統

特性

• 靈活的可重新配置通用平臺設計
  • 4 個DAC 和 4 個ADC（4D4A）
  • 支持單頻段、雙頻段和多頻段
  • 數據路徑和 DSP 模塊可完全繞過
  • 1、2、3 和 4 的 DAC 與 ADC 采樣率之比
  • 具有多芯片同步功能的片內 PLL
    • 片外 PLL 的外部 RFCLK 輸入選項
• 最大 DAC 采樣率高達 12 GSPS
• 使用 JESD204C 的最大數據速率高達 12 GSPS
• 可用的模擬帶寬高達 8 GHz
• 最大 ADC 采樣率高達 4 GSPS
• 使用 JESD204C 的最大數據速率高達 4 GSPS
• 7.5 GHz 模擬輸入全功率帶寬 (-3 dB)
• 4 GSPS，輸入為 -2.7 GHz 時，ADC 交流性能為 -1 dBFS
• 滿量程輸入電壓：1.4 V p-p
• 噪聲密度：?147.5 dBFS/Hz
• 噪聲指數：26.8 dB
• HD2:?67 dBFS
• HD3：?73 dBFS
• 最差的其他情況（HD2 和 HD3 除外）：2.7 GHz 時，為 ?79 dBFS
• 12 GSPS 時的 DAC 交流性能
• 滿量程輸出電流范圍：6.43 mA 至 37.75 mA
• 雙信號音 IMD3（每個音調 ?7 dBFS）：?78.9 dBc
• 3.7 GHz 時，NSD，單信號音：?155.1 dBc/Hz
• 3.7 GHz 時，SFDR，單信號音：?70 dBc
• SERDES JESD204B/JESD204C 接口，16 個通道，速率高達 24.75 Gbps
• 8 通道 JESD204B/C 變送器 (JTx) 和 8 通道 JESD204B/C 接收器 Rx (JRx)
• JESD204B 與最大 15.5 Gbps 的通道速率兼容
• JESD204C 與最大 24.75 Gbps 的通道速率兼容
• 支持實數或復數數字數據（8、12、16 或 24 位）
• 多種數字特性
  • 可配置或可旁路的 DDC 和 DUC
    • 8 個細調復數 DUC 和 4 個粗調復數 DUC
    • 8 個細調復數 DDC 和 4 個粗調復數 DDC
    • 每個 DUC 或 DDC 48 位 NCO
  • 可編程 192 抽頭 PFIR 濾波器，用于接收均衡
  • 支持通過 GPIO 加載的 4 種不同的配置文件設置
  • 每個數據路徑的可編程延遲
  • 接收 AGC 支持
  • 用于快速 AGC 控制，具有低延遲的快速檢測
  • 用于緩慢 AGC 控制的信號監控器
  • 發射 DPD 支持
  • 細調 DUC 通道增益控制和延遲調整
  • DPD 觀察路徑的粗調 DDC 延遲調整
• 輔助特性
• 快速跳頻和直接數字頻率合成器(DDS)
• 低延遲環回模式（接收數據路徑數據可以路由到發送數據路徑）
• 具有可選分頻比的 ADC 時鐘驅動器
• 功率放大器下游保護電路
• 片內溫度監控單元
• 靈活的 GPIO 引腳
• TDD 省電選項和共享 ADC
• 15毫米××15毫米、324 球 BGA，間距 0.8 毫米

框圖

時序圖

引腳配置和功能描述

工作原理

AD9081是一款高度集成的28納米射頻混合信號前端（MxFe），具有四個16位、12 GSPS的數模轉換器（DAC）內核和四個12位、4 GSPS的模數轉換器（ADC）內核（見圖1）。DAC內核基于電流分段架構，提供具有可調輸出范圍（6.43 mV至37.5 mV）的互補差分輸出。ADC基于比例插值架構，可抑制殘余交織雜散產物，達到100 dB的高線性度。100 Ω差分緩沖器具有過驅動保護功能，用于將ADC內核與射頻ADC電源隔離。片上時鐘乘法器可用于合成射頻DAC和ADC時鐘。或者，也可以接收外部時鐘。

靈活的發射和接收數字信號處理（DSP）路徑可對采樣信號進行采樣，以獲得所需的中頻（IF）和射頻（RF）頻率，并有效降低數據速率，同時滿足帶寬要求。多通道數據路徑使寬帶數據傳輸成為可能，支持多達八個獨特的射頻頻段。發射和接收DSP路徑對稱，由四個數字下變頻（DDC）和數字上變頻（DUC）模塊以及主數據路徑中的抽取濾波器和內插濾波器組成。每個DUC和DDC模塊在多通道數據路徑中具有多個內插或抽取級以及一個48位數控振蕩器（NCO），用于整數或小數模式的操作。NCO可在粗調DUC和DDC模塊中支持快速跳頻、相干操作，并可使用GPIO控制DUC、DDC模塊和數據路徑，使其能夠完全旁路以實現奈奎斯特操作。

各種輔助DSP功能有助于改進系統集成。數據路徑包括可調延遲線，以補償外部可能出現的通道延遲路徑失配。發射數據路徑包括數字增益控制、精細延遲調整和功率放大器保護，以簡化多頻段發射機中的數字預失真（DPD）集成。接收數據路徑包括一個靈活的可編程192抽頭有限脈沖響應（FIR）濾波器，該濾波器可分配給一個或多個ADC進行接收均衡。可以使用GPIO選擇四種不同的濾波器配置文件。接收數據路徑還包括慢速信號檢測功能，以支持自動增益控制（AGC）。數據路徑還包括有助于降低數據速率的特性，適用于時分雙工（TDD）應用。所有輔助DSP功能都可以完全旁路。

AD9081還支持在接收和發射數據路徑之間進行低延遲數字環回，以旁路JESD204。數據路徑的數據格式可以是實數或復數（IQ），根據JESD204B或JESD204C，可選擇8位、12位、16位和24位分辨率。

一個16通道JESD204收發器端口可支持接收和發射數據路徑的高數據速率。八條SERDES通道指定用于發射數據路徑，而其他八條通道指定用于接收數據路徑。收發器端口支持JESD204C高達24.75 Gbps或JESD204B高達15.5 Gbps的通道速率。JESD204數據鏈路層高度靈活，允許調整通道計數（或速率），以支持目標鏈路長度。外部對齊信號（SYSREF）可用于保證確定性延遲、相位對齊，并用于多芯片同步。

片上熱管理單元（TMU）可用于測量芯片溫度，作為熱管理解決方案的一部分，以確保系統運行期間具有更好的熱穩定性。