概述
ADF4252 是一款雙路小數 N/整數 N 頻率合成器,可用于在無線接收器和變送器的升頻轉換和降頻轉換部分實施本地振蕩器 (LO)。RF 和 IF 頻率合成器由低噪聲數字相位頻率檢波器 (PFD)、精密電荷泵和可編程基準分頻器構成。RF 頻率合成器具有一個基于 Σ-Δ 的小數內插器,可實現可編程小數 N 分頻。IF 頻率合成器具有可編程整數 N 計數器。如果將頻率合成器與外部環路濾波器和壓控振蕩器 (VCO) 配合使用,即可實現完整的鎖相環 (PLL)。
所有片內寄存器均通過簡單的三線式接口進行控制。該套件采用 2.7 V 至 3.3 V 電源工作,并可在不使用時關斷電源。
數據表:*附件:ADF4252雙路小數N 整數N頻率合成器技術手冊.pdf
應用
特性
- 3.0 GHz 小數 N/1.2 GHz 整數 N
- 2.7 V 至 3.3 V 電源
- 單獨的 V
P允許將調諧電壓擴展至 5 V - 可編程雙模數預分頻器
- RF:4/5, 8/9
- IF:8/9, 16/17, 32/33, 64/65
- 可編程電荷泵電流
- 3 線串行接口
- 數字鎖定檢測
- 關斷模式
- 可編程模數小數 N 頻率合成器
- 折衷噪聲與雜散性能
框圖
時序特征
引腳配置描述
典型性能特征
參考輸入部分
參考輸入級如圖29所示。SW1和SW2通常處于閉合狀態,SW3通常處于斷開狀態。當啟動掉電模式時,SW3閉合,SW1和SW2斷開。這確保了在掉電時參考引腳((REF_{IN}))不會有負載。
射頻和中頻輸入部分
射頻輸入級如圖30所示。中頻輸入級與之相同。其后接一個兩級限幅放大器,以生成N計數器所需的電流模式邏輯(CML)時鐘電平。
射頻整數分頻器
射頻整數CMOS計數器可在鎖相環(PLL)反饋回路中實現分頻比。允許的分頻比范圍是31到255 。
整數(INT)、分數(FRAC)、模數(MOD)與R的關系
INT、FRAC和MOD的值,與射頻R計數器配合,能夠生成與射頻鑒頻鑒相器(PFD)分數間隔相同的輸出頻率。射頻壓控振蕩器(RF VCO)頻率公式如下:
其中:
- (RF_{OUT})是外部壓控振蕩器(VCO)的輸出頻率。
- (f_{PFD})是鑒頻鑒相器頻率(見公式2)。
- (INT)是8位二進制計數器的預設分頻比(31到255)。
- (FRAC)是12位二進制可編程FRAC計數器的預設分數分頻比(0到MOD )。
- (MOD)是12位二進制可編程FRAC計數器的預設模數(2到4095)。
其中:
- (REF_{IN})是參考輸入頻率。
- (D)是射頻(REF_{IN})倍頻位。
- (R)是4位二進制可編程參考計數器的預設分頻比(1到15)。
射頻R計數器
4位射頻R計數器可對輸入參考頻率((REF_{IN}))進行分頻,以產生送往射頻鑒頻鑒相器(PFD)的參考時鐘。允許的分頻比范圍是1到15 。
中頻R計數器
15位中頻R計數器可對輸入參考頻率((REF_{IN}))進行分頻,以產生送往中頻鑒頻鑒相器(PFD)的參考時鐘。允許的分頻比范圍是1到32,767 。
-
頻率合成器
+關注
關注
5文章
293瀏覽量
32686 -
分頻器
+關注
關注
43文章
490瀏覽量
50774 -
pll
+關注
關注
6文章
880瀏覽量
136009
發布評論請先 登錄
ADF4252 采用小數N分頻技術的最低相位噪聲PLL頻率合成器

評論