概述
ADF4368 是一款集成 VCO 的高性能、超低抖動、整數 N 分頻和小數 N 分頻鎖相環 (PLL)，非常適合頻率轉換應用。

高性能 PLL 具有 ?239dBc/Hz、超低 ?287dBc/Hz 歸一化 1/f 噪聲和高 PFD 頻率，可實現超低帶內噪聲和集成抖動性能。無需內部倍頻器，ADF4368 可生成 800MHz 至 12.8GHz 范圍內的任意頻率，因而無需子諧波濾波器。Σ-Δ 調制器包括支持赫茲頻率分辨率的 25 位固定模數和額外的 17 位可變模數，該模數支持更高的分辨率，可實現靈活的頻率規劃。該套件在單端配置下具有 9dBm (12.8GHz) 輸出功率和 16 步進功率調整特性，非常適合各種應用。

對于相控陣雷達或大規模 MIMO 系統等多個頻率轉換應用，可通過使用 SYNC 輸入或 EZSync^?^ 對齊多個 ADF4368 的輸出。當難以將 SYNC 信號精確分配給所有套件時，將使用 EZSync 方法。對于需要確定性延遲或延遲調整功能的應用，提供分辨率 <1ps 的可編程輸出延遲參考。保證在多個套件和溫度范圍內參考輸出延遲，從而實現可預測和精確的多芯片對齊。

在整數和小數模式下，簡單的 ADF4368 結構框圖通過簡化的串行外圍接口 (SPI) 寄存器映射、外部 SYNC 輸入和可重復多芯片相位對齊功能，縮短了開發時間。
數據表：*附件：ADF4368集成VCO的微波寬帶頻率合成器技術手冊.pdf

應用

• 無線基礎設施（MC-GSM、5G）
• 測試和測量
• 航空航天和防務

特性

• 輸出頻率范圍：800MHz 至 12.8GHz
• 抖動 < 30 fsRMS fOUT = 9.001GHz、fREF = fPFD = 250MHz，小數模式
• 寬帶本底噪聲：12.8GHz 時為 ?160dBc/Hz
• PLL 規格
  • 歸一化帶內相位本底噪聲
    • ?239dBc/Hz：整數，?237dBc/Hz：小數模數
  • 歸一化 1/f 相位噪聲：
    • ?287dBc/Hz：歸一化為 1Hz
    • ?147dBc/Hz：10kHz 時歸一化為 1GHz
  • 625MHz 鑒相器頻率整數模式
  • 250MHz 鑒相器頻率小數模式
  • 25 位固定/49 位組合小數模數
  • 4GHz 基準輸入頻率
  • 典型 ?95dBc PFD 雜散
• 基準輸出延遲規格
  • 溫度系數：0.06 ps/°C
  • 調整步長：<1ps
• 多芯片輸出相位對齊
  • 通過 SYNC 引腳或 EZSync 方法
• 3.3V 和 5V 電源
• 支持 ADIsimPLL^?^ 環路濾波器設計工具
• 采用 48 引腳 7mm × 7mm LGA 封裝
• 工作結溫范圍：?40°C 至 +125°C

框圖

時序圖

引腳配置描述

典型性能特征

應用信息

環路濾波器設計

穩定的環路濾波器設計需要精心選擇ADF4368的環路濾波器組件。建議下載并安裝適用于環路濾波器設計和仿真的ADIsimPLL? 。它為首次使用者提供了綜合教程，還有一個幫助手冊，用于更復雜的主題。此外，還有多個ADIsimPLL培訓視頻可在www.analog.com觀看。由于環路濾波器是經過設計和仿真的，建議使用ADF4368評估硬件來驗證新的環路濾波器。

完整的環路濾波器設計教程超出了本數據手冊的范圍。不過，以下列出了一些最佳實踐，在仿真這些參數時會顯示出來。對這些項目的任何重大更改都需要重新設計環路濾波器。

一個穩定的環路濾波器必須滿足以下標準：

• 環路濾波器相位裕度 > 45°
• 環路濾波器帶寬 < f_{PFD} / 10

所需的環路濾波器帶寬由ADF4368的以下特性決定：

• f_{CP}
• K_{VCO}
• PFD頻率
• 參考輸入相位噪聲（見“參考相位噪聲”部分）
• 在最小化抖動或建立時間之間進行權衡（分別見“輸出相位噪聲特性”部分和公式12）

VTUNE引腳內部有一個30pF的接地電容，在環路濾波器設計中必須考慮這一因素。ADIsimPLL? 會自動考慮這個內部電容。

參考源考量

參考輸入網絡

圖34所示的ADF4368參考輸入緩沖器為差分或單端頻率源提供了靈活的接口。圖43至圖48展示了不同參考信號類型的推薦接口。所有Z_0信號跡線均為50Ω傳輸線，如圖43、圖44、圖45、圖46、圖47和圖48所示。