概述
ADF4351結合外部環路濾波器和外部基準頻率使用時，可實現小數N分頻或整數N分頻鎖相環(PLL)頻率合成器。

ADF4351具有一個集成電壓控制振蕩器(VCO)，其基波輸出頻率范圍為2200 MHz至4400 MHz。此外，利用1/2/4/8/16/32/64分頻電路，用戶可以產生低至35 MHz的RF輸出頻率。對于要求隔離的應用，RF輸出級可以實現靜音。靜音功能既可以通過引腳控制，也可以通過軟件控制。同時提供輔助RF輸出，且不用時可以關斷。

所有片內寄存器均通過簡單的三線式接口進行控制。該器件采用3.0 V至3.6 V電源供電，不用時可以關斷。
數據表：*附件：ADF4351集成VCO的寬帶頻率合成器技術手冊.pdf

應用

• 無線基礎設施（W-CDMA、TD-SCDMA、WiMAX、GSM、PCS、DCS、DECT）
• 測試設備
• 無線局域網(LAN)、有線電視設備
• 時鐘產生

特性

• 輸出頻率范圍：35 MHz至4400 MHz
• 小數N分頻頻率合成器和整數N分頻頻率合成器
• 具有低相位噪聲的VCO
• 可編程的1/2/4/8/16/32/64分頻輸出
• 典型RMS抖動：0.3 ps rms
• EVM：0.4%（典型值，2.1 GHz）
• 電源：3.0 V至3.6 V
• 邏輯兼容性：1.8 V
• 編程雙模預分頻器：4/5或8/9
• 可編程的輸出功率
• RF輸出靜音功能
• 三線式串行接口
• 模擬和數字鎖定檢測
• 在寬帶寬內快速鎖定模式
• 周跳減少

框圖

時序圖

引腳配置描述

典型性能特征

電路描述

參考輸入部分

參考輸入級如圖16所示。SW1和SW2開關通常閉合，SW3開關通常斷開。掉電時，SW3閉合，SW1和SW2斷開。這樣，在掉電期間，**REF_{IN}**引腳不會有負載。

射頻N分頻器

射頻N分頻器可在鎖相環（PLL）反饋路徑中實現分頻比。該分頻比由INT、FRAC和MOD值決定，如圖17所示。

INT、FRAC、MOD和R計數器關系

INT、FRAC和MOD值與R計數器配合，能夠生成間隔為鑒頻鑒相器（PFD）頻率分數倍的輸出頻率。更多信息請參見“射頻合成器——實例”部分。

射頻壓控振蕩器（VCO）頻率（RF_{OUT}）公式為：
[ RF_{OUT}=f_{PFD}times(INT+(FRAC/MOD)) ] （1）
其中：

• **RF_{OUT}**是壓控振蕩器（VCO）的輸出頻率。
• INT是16位二進制計數器的預設分頻比（對于4/5預分頻器，為23至32,767；對于8/9預分頻器，為75至65,535 ）。
• FRAC是分數除法的分子（0至MOD - 1）。
• MOD是預設分數模數（2至4095 ）。

PFD頻率（f_{PFD}）公式為：
[ f_{PFD}=REF_{IN}timesfrac{(1 + D)}{(Rtimes(1 + T))} ] （2）
其中：

• **REF_{IN}**是參考輸入頻率。
• D是**REF_{IN}**倍頻位（0或1）。
• R是10位二進制可編程參考計數器的預設分頻比（1至1023 ）。
• T是**REF_{IN}**二分頻位（0或1 ）。

整數N模式

如果FRAC = 0且寄存器2中的DB8（LDF）位設為1，合成器將在整數N模式下運行。寄存器2中的DB8（LDF）位應設為1，以實現整數N模式下的數字鎖定檢測。

R計數器

10位R計數器可對輸入參考頻率（REF_{IN}）進行分頻，以產生PFD的參考時鐘。允許的分頻比范圍為1至1023。

鑒頻鑒相器（PFD）和電荷泵

鑒頻鑒相器（PFD）對R計數器和N計數器進行計數，并輸出與兩個計數器之間的相位和頻率差成比例的信號。圖18是PFD的簡化示意圖。

PFD包含一個可編程延遲元件，用于設置抗鋸齒脈沖的寬度。此脈沖可確保PFD轉換功能中不存在死區，并提供一致的參考雜散電平。寄存器1中的DB22位用于設置抗鋸齒脈沖寬度（ABP），具體如下：

• 當DB22位設為0時，ABP寬度編程為6ns，這是分數N應用的推薦值。
• 當DB22位設為1時，ABP寬度編程為3ns，這是整數N應用的推薦值。

對于整數N應用，通過使能較短的帶內相位噪聲脈沖寬度，可改善帶內相位噪聲。PFD頻率最高可達90MHz。在此模式下使用PFD時，必須禁用寄存器1中的VCO頻段選擇位（DB28）。