概述
ADL6317 是一款發(fā)射可變增益放大器 (VGA)，它可提供從射頻數(shù)模轉(zhuǎn)換器 (RF DAC)、收發(fā)器和片內(nèi)系統(tǒng) (SoC) 到功率放大器的接口。集成式平衡/不平衡轉(zhuǎn)換器和混合耦合器可以在 1500 MHz 至 3000 MHz 的頻率范圍內(nèi)實(shí)現(xiàn)高性能 RF 能力。

為了優(yōu)化性能與功率水平，ADL6317 包含了電壓可變衰減器 (VVA)、高線性度放大器和數(shù)字分級衰減器 (DSA)。集成到 ADL6317 中的所有套件都可以通過 4 線串行端口接口 (SPI) 進(jìn)行編程。

ADL6317 采用高級硅鍺 (SiGe)、雙極互補(bǔ)金屬氧化物半導(dǎo)體 (BiCMOS) 工藝制成。
數(shù)據(jù)表：*附件：ADL6317用于RF DAC和收發(fā)器的發(fā)射VGA技術(shù)手冊.pdf

應(yīng)用

• FDD/TDD 寬帶通信系統(tǒng)中的 2G/3G/4G/長期演進(jìn) (LTE)

特性

• 提供從 RF DAC、收發(fā)器和 SoC 到功率放大器的接口的發(fā)射 VGA
• RF 輸出頻率范圍：1500 MHz 至 3000 MHz
• 采用偏置器提供 RF DAC 輸出的內(nèi)部平衡/不平衡轉(zhuǎn)換器
• 使用片內(nèi) DAC 時的集成 VVA 衰減范圍：20.5 dB
• 2 級高線性度放大器
• RF DSA 衰減范圍：15.5 dB，步進(jìn)分辨率為 0.5 dB
• 50 Ω 差分輸入和 50 Ω 單端輸出
• 可通過 4 線 SPI 完全編程
• 5 V 單電源
• 38 端子 10.5 mm × 5.5 mm LGA

框圖

時序圖

引腳配置描述

典型性能特征

工作原理

ADL6317是一款高度集成的發(fā)射可變增益放大器（VGA），用于在發(fā)射機(jī)中連接射頻數(shù)模轉(zhuǎn)換器（RF DAC）和功率放大器。ADL6317適用于高動態(tài)范圍多載波發(fā)射機(jī)設(shè)計。

ADL6317提供多種增益控制選項(xiàng)，集成了一個20.5 dB可變增益放大器（VGA），可通過片內(nèi)DAC控制或外部電壓控制。它具有高線性度放大器、一個15.5 dB的射頻數(shù)字步進(jìn)衰減器（DSA），以0.5 dB的步長進(jìn)行衰減，隨后是第二級高線性度放大器。

將ADL6317的各個模塊組合起來，信號通過器件的路徑從差分輸入開始，由集成的平衡 - 不平衡變換器轉(zhuǎn)換為單端信號，然后由內(nèi)部正交耦合器進(jìn)行正交耦合。

接下來，集成的VVA、放大器1、DSA和放大器2會在射頻信號輸出到輸出端口之前對其幅度進(jìn)行優(yōu)化。ADL6317的所有集成模塊均可通過SPI進(jìn)行編程。

帶DAC接口網(wǎng)絡(luò)的射頻輸入平衡 - 不平衡變換器

ADL6317通過集成的平衡 - 不平衡變換器，將單通道50Ω輸入差分信號轉(zhuǎn)換為單端信號。寬帶匹配使DAC能夠在1500 MHz至3000 MHz的頻率范圍內(nèi)進(jìn)行操作，并且包含一個偏置三通，為RF DAC提供直流偏置。

正交混合器

射頻輸入和射頻輸出端的集成正交混合器可實(shí)現(xiàn)寬帶反射系數(shù)匹配，并與低輸入和輸出回波損耗的RF DAC實(shí)現(xiàn)功率匹配。

射頻信號鏈

射頻路徑包括一個20.5 dB的VVA、第一級固定增益放大器（15.5 dB DSA）和第二級固定增益放大器（見圖38 ）。ADL6317對VVA衰減有兩種控制模式：使用集成12位DAC的內(nèi)部模擬控制，以及外部模擬控制。對于內(nèi)部控制，使用寄存器0x04，位[3:0]和寄存器0x03，位[7:0]來設(shè)置衰減量。數(shù)字位采用雙緩沖，以避免主載波毛刺。因此，在寫入寄存器0x03之前，必須先寫入寄存器0x04。對于VVA的外部模擬控制（引腳30 ），需將電壓施加到VVA_ANALOG引腳（引腳30 ）。圖38展示了用于VVA控制的寄存器寫入示例。

接下來，固定增益放大器采用正交平衡配置。DSA提供15.5 dB的衰減范圍，步長為0.5 dB。數(shù)字5位DSA衰減控制在寄存器0x112的位[4:0]中。最后，第二級固定增益放大器采用正交平衡配置。