概述
ADAQ8092是一款14位105MSPS高速雙通道數據采集（DAQ）μ模塊 ^?^ 解決方案。該設備通過系統封裝（SiP）技術，在單一封裝中包含信號調節、一個模數（ADC）驅動器、一個基準電壓和一個ADC。μ模塊解決方案將設計、元件選擇、優化和布局的工作負擔從設計人員轉移到設備，簡化了高速數據采集系統的開發。ADAQ8092實現了6個×足印的精簡。

內置電源解耦電容器提升了電源拒止能力，令其成為牢靠的DAQ解決方案。ADAQ8092的工作溫度范圍為?40°C至+105°C。
數據表：*附件：ADAQ8092 14位、105 MSPSμ模塊技術手冊.pdf

特性

• 雙通道同時采樣ADC
• 集成差分放大器/ADC驅動器
• 單端到差分轉換
• 封裝足印、7mm×6mm、72求CSP_BGA
• 6× 尺寸縮小與離散解決方案
• 具有VOCM生成功能的片載基準電路
• CMOS、DDR CMOS或DDR LVDS輸出
• 可選數據輸出隨機化器
• 可選時鐘占空比穩定器
• 關斷和小睡模式
• 用于配置的串行SPI端口

應用

• 通信
• 蜂窩基站

框圖

時序圖

典型性能特征

工作原理

電路信息

ADAQ8092是一款14位、105MSPS（每秒百萬次采樣）的高速雙通道數據采集（DAQ）模塊解決方案。該器件由雙通道差分ADC驅動器、差分低通濾波器（LPF）和雙通道ADC組成，可同時進行采樣。LPF輸出和ADC模擬輸入分別在OUTP/OUTN引腳和ANAINP/ANAINN引腳上提供。

將LPF輸出連接到ADC輸入可構成完整的信號鏈。連接在LPF輸出端的外部電容可通過調整實現不同的信號帶寬，如圖27所示。

通過將外部ADC驅動器連接到ADC模擬輸入，可以繞過內部ADC驅動器和LPF，以實現用戶自定義的模擬性能。

ADAQ8092采用3.3 V至5 V模擬電源和1.8 V數字電源供電。數字輸出可以是CMOS、雙倍數據速率CMOS或雙倍數據速率LVDS。

基準

ADAQ8092具有一個內部1.25 V基準電壓輸出，內置2.2 μF旁路電容。

檢測引腳（SENSE）

將SENSE連接到VDD可選擇內部基準，并為ADC提供2 V輸入范圍。將SENSE連接到地可選擇內部基準，并為ADC提供1 V輸入范圍。施加在SENSE上的外部基準電壓在0.625 V至1.3 V之間時，可選擇±0.8×VSENSE的輸入范圍。

使用內部基準電壓時，將此引腳接地。使用外部基準電壓時，施加0.625 V以提供相同的模數輸入范圍（1 V峰峰值）。

模擬輸入

ADC驅動器輸入

每個通道的內部ADC驅動器通過一個300 Ω反饋電阻和一個10 Ω增益電阻設置為30的差分增益。對于小于30的增益，在每個輸入（INTP、INTN、IN2P、IN2N）上串聯一個外部電阻（REXT）。

當SENSE接地時，內部ADC驅動器的滿量程輸出幅度不得超過1 V峰峰值差分輸入幅度限制（REXT + 10）/300 V峰峰值差分。

當VCC = 5 V且SENSE連接到VDD時，滿量程ADC驅動器輸出為2 V峰峰值差分，將最大輸入幅度設置為（REXT + 10）/150 V峰峰值差分。

ADC模擬輸入

模擬輸入是差分CMOS采樣保持電路，如圖26所示。在共模電壓附近以差分方式驅動這些輸入。共模電壓由VCOM11和VCOM21設置，通常設置為VDD/2。輸入由共享編碼電路同時采樣。

在圖26中，CPARASITIC是寄生電容，RON是導通電阻，CSAMPLE是采樣電容。

低通濾波器

內部LPF由與每個ADC驅動器輸出串聯的40 Ω電阻和跨接在ADC輸入兩端的4.7 pF電容組成，當輸入為單端增益為5時，可將ADC輸入處的最大信號帶寬設置為186 MHz。連接在OUT1x和OUT2x之間的外部電容CExt會降低信號帶寬，見圖27。

編碼輸入

編碼輸入對模數轉換的噪聲性能影響很大。編碼輸入必須模擬信號，且在電路板上不要靠近數字走線布線。

編碼輸入有兩種工作模式：差分編碼模式和單端編碼模式。

對于正弦波、PECL或LVDS編碼輸入，推薦使用差分編碼模式。編碼輸入內部偏置為1.2 V，等效電阻為12 kΩ。編碼輸入可以驅動到高于VDD的值，共模范圍為1.1 V至1.6 V。在差分編碼模式下，ENC - 必須至少保持在接地電平以上200 mV，以免觸發閂鎖效應并導致編碼故障。對于快速差分編碼，ENC +