概述
AD9522-1提供多路輸出時鐘分配功能，具有亞皮秒級抖動性能，并且片內集成鎖相環（PLL）和電壓控制振蕩器（VCO）。片內VCO的調諧頻率范圍為2.27 GHz至2.65 GHz。也可以使用最高2.4 GHz的外部3.3 V/5 V VCO/VCXO。
數據表：*附件：AD9522-1 12路LVDS 24路CMOS輸出時鐘發生器，集成2.4 GHz VCO技術手冊.pdf

AD9522串行接口支持SPI和I^2^C?端口。封裝內EEPROM可以通過串行接口進行編程，存儲用于上電和芯片復位的用戶定義寄存器設置。

AD9522具有12路LVDS輸出（分為四組）。任一路800 MHz LVDS輸出均可重新配置為兩路250 MHz CMOS輸出。

每組輸出均具有一個分頻器，其分頻比（從1至32）和相位（粗調延遲）均可以設置。

AD9522提供64引腳LFCSP封裝，可以采用3.3 V單電源供電。外部VCO的工作電壓最高可達5.5 V。

AD9522的額定工作溫度范圍為?40°C至+85°C標準工業溫度范圍。

AD9520-1是AD9522-1的等效產品，采用LVPECL/CMOS驅動器而非LVDS/CMOS驅動器。

1AD9520在本數據手冊中泛指AD9522系列的所有器件。但是，使用AD9522-1時，它僅指AD9522系列的該特定器件。

應用

• 低抖動、低相位噪聲時鐘分配
• SONET、10Ge、10G FC和其它10 Gbps協議的時鐘產生和轉換
• 前向糾錯（G.710）
• 為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時鐘
• 高性能無線收發器
• 自動測試設備（ATE）和高性能儀器儀表
• 寬帶基礎設施框圖

框圖

引腳配置描述

典型性能特征

術語解釋

相位抖動和相位噪聲

理想正弦波可被視為在每個周期內，相位隨時間從0°到360°連續且均勻變化。然而，實際信號的相位隨時間變化會偏離理想的相位變化，這種現象稱為相位抖動。盡管有多種因素可導致相位抖動，但一個主要因素是隨機噪聲，其在統計學上具有高斯（正態）分布特征。

這種相位抖動會使正弦波在頻率域的能量擴散，產生連續的功率譜。該功率譜通常表示為一系列數值，單位為dBc/Hz，即在給定頻率偏移下，正弦波每1Hz帶寬內的功率與載波頻率功率的比值（以分貝表示）。每次測量時，還會給出與載波頻率的偏移量。

對某一頻率區間（如10 kHz到10 MHz）內的總功率進行積分是有意義的。這被稱為該頻率偏移區間上的積分相位噪聲，它與時間抖動相關，因為相位噪聲可直接關聯到頻率間隔。

相位噪聲是一個會影響ADC、DAC和射頻混頻器性能的參數。它會降低轉換器和混頻器可實現的動態范圍，盡管影響方式略有不同。

時間抖動

相位噪聲是頻域現象，在時域中表現為時間抖動。觀察正弦波時，連續過零點的時間會發生變化。從正弦波來看，時間抖動是實際過零點時刻與理想（規則）過零點時刻的偏差。在這兩種情況下，時間偏差都是時間抖動的體現。通常，這些時間偏差的隨機變化以皮秒為單位，時間抖動以秒的均方根（rms）表示，或1秒內的高斯分布偏差。

在DAC或ADC的采樣時鐘上出現的時間抖動會降低信噪比（SNR）和動態范圍。采樣時鐘的最低可能抖動能使給定轉換器實現最高性能。

附加相位噪聲

附加相位噪聲是指可歸因于被測器件或子系統的相位噪聲量。測量時會減去任何外部振蕩器或時鐘源的相位噪聲，這樣就能結合系統中使用的各個振蕩器和時鐘源，預測器件對總系統相位噪聲的貢獻程度。在每種情況下，當某一元件主導系統相位噪聲時，總相位噪聲就是各個貢獻者平方和的平方根。

附加時間抖動

附加時間抖動是指可歸因于被測器件或子系統的時間抖動量。測量時會減去任何外部振蕩器或時鐘源的時間抖動，這樣就能結合系統中使用的各個振蕩器和時鐘源，預測器件對總系統時間抖動的貢獻程度。在許多情況下，時間抖動由外部振蕩器和時鐘源決定。