概述
AD9557是一款低環(huán)路帶寬時(shí)鐘乘法器，可為包括同步光纖網(wǎng)絡(luò)(SONET/SDH)在內(nèi)的許多系統(tǒng)提供抖動(dòng)清除和同步能力。AD9557可產(chǎn)生與一個(gè)或兩個(gè)外部輸入?yún)⒖紩r(shí)鐘同步的輸出時(shí)鐘。數(shù)字鎖相環(huán)(PLL)可以降低與外部參考時(shí)鐘相關(guān)的輸入時(shí)間抖動(dòng)或相位噪聲。即使所有參考輸入都失效，AD9557的數(shù)字控制環(huán)路和保持電路也能連續(xù)產(chǎn)生低抖動(dòng)的輸出時(shí)鐘。

AD9557的工作溫度范圍為?40°C至+85°C工業(yè)溫度范圍。
數(shù)據(jù)表：*附件：AD9557雙路輸入多服務(wù)線路卡自適應(yīng)時(shí)鐘轉(zhuǎn)換器技術(shù)手冊(cè).pdf

應(yīng)用

• 網(wǎng)絡(luò)同步，包括同步以太網(wǎng)和 SDH至OTN 映射/解映射
• 清除參考時(shí)鐘抖動(dòng)
• 最高達(dá)到 OC-192 的 SONET/SDH 時(shí)鐘，包括FEC
• Stratum 3 保持、抖動(dòng)清除及相位瞬態(tài)控制
• 無線基站控制器
• 電纜基礎(chǔ)設(shè)施
• 數(shù)據(jù)通信

特性

• 在保持模式下支持GR-1244 Stratum 3穩(wěn)定性
• 支持平穩(wěn)的參考切換，幾乎不會(huì)干擾輸出相位
• 支持Telcordia GR-253抖動(dòng)產(chǎn)生、轉(zhuǎn)換和容差，適用于SONET/SDH至OC-192系統(tǒng)
• 支持ITU-T G.8262同步以太網(wǎng)從時(shí)鐘
• 支持ITU-T G.823、G.824、G.825和G.8261
• 自動(dòng)/手動(dòng)保持和參考切換
• 兩路參考輸入（單端或差分）
• 輸入?yún)⒖碱l率范圍：2 kHz至1250 MHz
• 輸出頻率范圍：360 kHz至1250 MHz
• 可編程數(shù)字環(huán)路濾波器，覆蓋從0.1 Hz至5 kHz的環(huán)路帶寬（對(duì)于< 0.1 dB的峰化最高可達(dá)2 kHz）
• 自適應(yīng)時(shí)鐘
• 欲了解更多特性，請(qǐng)參考數(shù)據(jù)手冊(cè)

框圖

引腳配置描述

典型性能特征

操作理論

AD9557 提供的時(shí)鐘輸出與所選（活動(dòng)）參考的相位和頻率直接相關(guān)，但其抖動(dòng)特性由系統(tǒng)時(shí)鐘、數(shù)控振蕩器（DCO）以及模擬整數(shù) N 分頻鎖相環(huán)（APLL）控制。AD9557 支持 2kHz 至 125MHz 范圍內(nèi)的兩種參考輸入和輸入頻率。該產(chǎn)品的核心是一個(gè)數(shù)字鎖相環(huán)（DPLL），它具有一個(gè)可編程數(shù)字環(huán)路濾波器，可大幅降低傳輸?shù)交顒?dòng)參考輸出端的抖動(dòng)。AD9557 支持手動(dòng)和自動(dòng)切換。在掉電期間，只要系統(tǒng)時(shí)鐘存在，AD9557 就會(huì)繼續(xù)提供輸出。保持輸出頻率是切換到參考前輸出頻率歷史的時(shí)間平均值。如果活動(dòng)參考降級(jí)或完全失效，該器件具備手動(dòng)和自動(dòng)參考切換功能。AD9557 還具有自適應(yīng)時(shí)鐘功能，允許用戶在 DPLL 鎖定時(shí)動(dòng)態(tài)更改分頻比。

AD9557 包含一個(gè)系統(tǒng)時(shí)鐘乘法器、一個(gè) DPLL 和一個(gè) APLL。輸入信號(hào)首先進(jìn)入 DPLL，在那里進(jìn)行抖動(dòng)消除和大部分頻率轉(zhuǎn)換。DPLL 具有一個(gè) 30 位數(shù)控振蕩器（DCO），可產(chǎn)生 175MHz 至 200MHz 范圍內(nèi)的信號(hào)。DPLL 輸出進(jìn)入 APLL，APLL 將信號(hào)倍頻至 3.35GHz 到 4.05GHz 范圍。然后，該信號(hào)進(jìn)入時(shí)鐘分配部分，時(shí)鐘分配部分帶有 3 分頻至 11 分頻的整數(shù)通道分頻器（1 分頻至 1024 分頻）。

XOA 和 XOB 輸入為系統(tǒng)時(shí)鐘提供輸入。這些引腳可接收 10MHz 至 600MHz 范圍內(nèi)的參考時(shí)鐘，將 10MHz 至 50MHz 的晶體直接連接到 XOA 和 XOB 輸入。系統(tǒng)時(shí)鐘為頻率仲裁器、DPLL 和內(nèi)部切換邏輯提供時(shí)鐘。

AD9557 有兩個(gè)差分輸出驅(qū)動(dòng)器。每個(gè)驅(qū)動(dòng)器都有一個(gè)專用的 10 位可編程后置分頻器。每個(gè)差分驅(qū)動(dòng)器可以配置為單端差分輸出或雙單端 CMOS 輸出。時(shí)鐘分配部分的工作頻率高達(dá) 1250MHz。

在差分模式下，輸出驅(qū)動(dòng)器采用 1.8V 電源供電，以實(shí)現(xiàn)高性能，同時(shí)功耗最低。有兩種不同的模式：LVDS 模式和 1.8V HSTL 模式。在 1.8V HSTL 模式下，電壓擺幅與 LVPECL 兼容。如果需要 LVPECL 單端電平，設(shè)計(jì)人員可以交流耦合 AD9557 輸出，并在目標(biāo)端使用戴維南等效端接來驅(qū)動(dòng) LVPECL 輸入。

在單端模式下，每個(gè)差分輸出驅(qū)動(dòng)器可以作為兩個(gè)單端 CMOS 輸出運(yùn)行。OUT0 支持 1.8V 或 3.3V CMOS 操作。OUT1 僅支持 1.8V 操作。

請(qǐng)注意，在本數(shù)據(jù)手冊(cè)的其他地方，APLL 也被稱為輸出 PLL。