概述
AD9530是一款針對40 Gbps/ 100 Gbps OTN應用的完全集成式PLL和分配器件，支持時鐘清零和頻率轉換。 內部PLL可鎖定至兩個參考頻率之一以生成最高達2.7 GHz的四個離散輸出頻率。

AD9530集成了內部5.11 GHz至5.4 GHz、超低噪聲壓控振蕩器(VCO)。 所有四個輸出均從內部VCO進行單獨分頻，并使用兩個高速VCO分頻器（Mx分頻器）和四個獨立的8位通道分頻器（Dx分頻器）。 高速VCO分頻器提供2、2.5、3、和3.5固定分頻，提供寬覆蓋范圍的可能輸出頻率。 AD9530配置用于小于15 kHz的環路帶寬以便衰減基準電壓源噪聲。

AD9530提供48引腳LFCSP封裝，采用典型2.5 V單電源供電。

AD9530的工作溫度范圍為?40°C至+85°C的擴展工業溫度范圍。
數據表：*附件：AD9530集成5.4 GHz VCO的4路CML輸出、低抖動時鐘發生器技術手冊.pdf

應用

• 40 Gbps/100 Gbps光傳輸網絡(OTN)線路端時鐘
• 高速模數轉換器(ADC)和數模轉換器(DAC)時鐘
• 數據通信
  特性
• 完全集成式超低噪聲鎖相環(PLL)
• 4個差分、2.7 GHz共模邏輯(CML)輸出
• 帶可編程內部端接選項的2個差分基準電壓輸入
• 絕對抖動小于232 fs rms（12 kHz至20 MHz），具有非理想基準電壓和8 kHz環路帶寬
• 絕對抖動小于100 fs rms（12 kHz至20 MHz），具有80 kHz環路帶寬和低抖動輸入參考時鐘
• 支持適合抖動衰減應用的低環路帶寬
• 手動切換
• 采用典型2.5 V單電源供電
• 48引腳、7 mm × 7 mm LFCSP封裝

框圖

引腳配置描述

典型性能特征

操作原理詳細功能框圖

AD9530 是一款全集成的整數 N 型鎖相環（PLL），具有超低噪聲的內部 5.11 GHz 至 5.4 GHz 壓控振蕩器（VCO），能夠產生小于 232 fs（均方根，12 kHz 至 20 MHz）抖動的兩路正交信號，參考信號為非相干信號。AD9530 適用于 40 Gbps 和 100 Gbps 光傳輸網絡（OTN）應用，這些應用對轉換器和專用集成電路（ASIC）時鐘的規格要求嚴格。

AD9530 集成了片上鎖相環、內部壓控振蕩器，以及四個具有集成驅動器的輸出通道和共模邏輯（CML）驅動器。鎖相環包含一個部分內部有源環路濾波器，這需要少量外部組件來實現環路帶寬低于 15 kHz，以抑制參考相位噪聲。

AD9530 的四個輸出具有獨立的分頻器，可生成高達 2.7 GHz 的四個不同頻率。

鎖相環配置

鎖相環的配置是通過對各種設置進行編程來實現的，包括 R 分頻器、N 分頻器、M3 分頻器、電荷泵電流，以及壓控振蕩器的組合。這些設置與環路濾波器共同決定了鎖相環的帶寬和穩定性。

鎖相環的成功運行和令人滿意的性能在很大程度上取決于適當的內部鎖相環設置和環路濾波器。ADIsimCLK 是一款免費軟件，有助于設計和探索 AD9530 的功能特性，包括鎖相環和濾波器的設計。

鑒頻鑒相器（PFD）

鑒頻鑒相器接收來自 R 分頻器輸出和反饋分頻器路徑的輸入，產生一個與兩者之間的相位和頻率差成正比的輸出。它包含一個可調節延遲元件，用于控制反沖脈沖的寬度。該脈沖可確保鑒頻鑒相器中不存在死區，從而實現相位和頻率噪聲的最小化。

鑒頻鑒相器的最大允許輸入頻率在表 5 中有具體規定。

電荷泵（CP）

電荷泵由鑒頻鑒相器控制。鑒頻鑒相器監測兩個輸入之間的相位和頻率關系，并使電荷泵相應地充電或放電，對作為環路濾波器一部分的積分節點進行操作。經過積分和濾波的 CP 電流被轉換為一個電壓，該電壓驅動調諧節點，使壓控振蕩器朝著目標頻率上升或下降。電荷泵電流可進行 52 步編程，每步對應電流增加 50 μA。

通過以下公式計算電荷泵電流 (I_{CP}：

其中 x 是寫入寄存器 0x025 第 5:0 位的值。