概述
LT5512 是一款有源雙平衡混頻器 IC，專為高線性度 HF、VHF 和 UHF 應用而優化。 該 IC 包括一個用于驅動混頻器的集成 LO 緩沖器放大器和一個用于改善 LO-RF 隔離度的 RF 緩沖器放大器。 內部偏置電路免除了增設精準外部電阻器的需要，并允許采用使能控制 (EN) 引腳來關斷器件。

外部匹配的 RF 和 IF 端口使得混頻器能夠在非常低 (1MHz 以下) 或高達 3GHz 的頻率條件下使用。 差分 LO 輸入是專為單端或差分輸入驅動而設計的。

LT5512 是無源二極管混頻器的一種高線性度替代方案。 與具有轉換損耗并需要高 LO 驅動電平的無源混頻器不同，LT5512 提供了轉換增益且所需的 LO 驅動電平低得多。
數據表：*附件：LT5512 1kHz至3GHz高信號電平有源混頻器技術手冊.pdf

應用

• HF/VHF/UHF 混頻器
• 蜂窩/PCS/UMTS 基礎設施
• 高線性度混頻器應用
• ISM 頻段接收機
• 無線醫用遙測系統 (WMTS)

特性

• 寬帶 RF、LO 和 IF 操作
• 高輸入 IP3：

  • 20dBm (30MHz 至 900MHz)

  • +17dBm (在 1900MHz)
• 典型轉換增益：1dB
• SSB 噪聲指數：
  • 11dB (在 900MHz)
  • 14dB (在 1900MHz)
• 集成 LO 緩沖器：不易受 LO 驅動電平的影響
• 單端或差分 LO 驅動
• 高 LO-RF 隔離度
• 使能功能
• 4.5V 至 5.25V 電源電壓范圍
• 4mm × 4mm QFN 封裝

典型應用

典型交流性能特征

引腳功能

• NC（引腳1、4、8、13、16） ：內部未連接。為改善本振到射頻以及本振到中頻的隔離效果，這些引腳應在電路板上接地。
• RF + 、RF -（引腳2、3） ：射頻信號差分輸入引腳。需用差分信號驅動這些引腳。每個引腳必須連接到能吸收15mA直流偏置電流（總共30mA）的直流地，可通過巴倫的中心抽頭或并聯電感實現。需要進行阻抗變換，使射頻輸入匹配50Ω（或75Ω）。
• EN（引腳5） ：使能引腳。當輸入電壓高于3V時，通過引腳6、7、10和11供電的混頻器電路被啟用。當輸入電壓低于0.3V時，所有電路均被禁用。使能引腳典型輸入電流在EN = 5V時為50μA ，EN = 0V時為0μA。
• VCC1（引腳6） ：本振緩沖器電路電源引腳。典型電流消耗為22mA。該引腳應與其他VCC引腳外部相連，并用0.01μF和1μF電容去耦。
• VCC2（引腳7） ：偏置電路電源引腳。典型電流消耗為4mA。該引腳應與其他VCC引腳外部相連，并用0.01μF和1μF電容去耦。
• GND（引腳9、12） ：接地引腳。這些引腳內部連接到背面接地層，以增強隔離效果。它們應連接到電路板上的射頻地，盡管并非用于替代通過封裝背面觸點進行的主接地連接。
• IF - 、IF +（引腳10、11） ：中頻信號差分輸出引腳。可能需進行阻抗變換以匹配輸出。這些引腳必須通過阻抗匹配電感、射頻扼流圈或變壓器中心抽頭連接到VCC。
• LO - 、LO +（引腳14、15） ：本地振蕩器信號差分輸入引腳。也可通過將其中一個引腳經隔直電容連接到射頻地，進行單端驅動。這些引腳內部偏置為2V，因此需要隔直電容。需要進行阻抗變換或使用電阻，使本振輸入匹配50Ω（或75Ω）。
• GROUND（引腳17，背面觸點） ：整個芯片的電路接地端。必須焊接到印刷電路板接地層。

框圖

應用信息

LT5512 由雙平衡混頻器、射頻緩沖放大器、高速限幅本振緩沖器以及偏置/使能電路組成。其差分射頻、本振和中頻端口需外部匹配，這使得混頻器可在低至 1MHz 以下或高達 3GHz 的頻率下工作。既可用低邊本振注入，也可用高邊本振注入。

有兩種評估電路可供選擇。圖 1 所示為高頻/甚高頻/超高頻評估電路，圖 2 所示為 900MHz 至 2.5GHz 評估電路。相應的演示板布局分別如圖 10 和圖 11 所示。

射頻輸入端口

圖 3 展示了差分射頻輸入的簡化原理圖，以及 450MHz 應用的相關外部阻抗匹配元件。每個射頻輸入都需要一個低電阻直流接地回路，能夠吸收 15mA 電流。這可通過圖 3 所示巴倫的中心抽頭實現，或者當射頻輸入信號從引腳 2 和 3 接地時，使用偏置扼流圈實現。偏置扼流圈的阻抗應足夠高，以避免在感興趣的頻率下降低阻抗。

表 1 列出了多個常見射頻頻率下引腳 2 和 3 之間的差分輸入阻抗和差分反射系數。如圖 3 和圖 4 所示，低通阻抗匹配用于將差分輸入阻抗轉換為巴倫輸入所需的值。以下示例展示了如何為射頻輸入設計低通阻抗變換網絡。

根據表 1，450MHz 時的差分輸入阻抗為 (18.1 + j5.2) 。如圖 4 所示，5.2Ω 電抗在 18.1Ω 負載電阻兩側各分一半。匹配網絡將由與內部電感串聯的額外電感，以及與所需 50Ω 源阻抗并聯的電容組成。電容（C4）和電感的計算方式如下：
在高頻（高于900MHz）情況下，采用相同的匹配技術，但在計算外部電感時，考慮芯片的輸入電抗非常重要。如圖2所示，高頻評估板采用短（2mm）72Ω微帶線來實現所需電感，而非使用貼片電感。

圖1和圖2展示了45MHz至2.45GHz多個頻率的外部匹配參數值。圖5繪制了實測射頻輸入回波損耗。

本振輸入端口

本振緩沖放大器由高速限幅差分放大器組成，旨在高線性度驅動混頻器四對管。LO + 和LO - 引腳設計用于差分或單端驅動。兩個本振引腳內部均偏置為2V直流。

圖6展示了本振輸入的簡化原理圖，包含簡單電阻性匹配和隔直電容。這是1.5GHz以下本振頻率的首選匹配方式。內部（直流）電阻為400Ω。所需驅動電平為150mVrms（典型值），可由50Ω源或更高阻抗源（如PECL）提供。需外部匹配電阻來降低芯片處信號幅度，盡管輸入級可承受10dB過載而不顯著降低性能。低頻評估板上采用電阻性本振端口匹配（見圖1）。

在1.5GHz以上，內部電容影響顯著，首選使用單個串聯電感和隔直電容進行電抗匹配，使輸入匹配至50Ω。圖7展示了原理圖。表2列出了多個頻率下的差分輸入阻抗和差分反射系數。