文章來源：學習那些事

原文作者：小陳婆婆

本文介紹了什么是溝槽隔離蝕刻。

隨著集成電路尺寸縮小至亞微米技術節點，原始的本征氧化隔離技術（LocOS）已不適應?！案綦x”是指利用介質材料或反向PN結隔離集成電路的有源區器件，消除寄生效應、降低工作電容。LocOS技術存在不平坦表面和“鳥嘴”現象，影響器件性能。

淺溝槽隔離技術是一種平坦、無“鳥嘴”現象的新型隔離工藝，成為亞微米、深亞微米、納米工藝節點中不可或缺的隔離技術。

本文從以下幾個角度介紹淺溝槽隔離技術：

膜層結構對淺溝槽隔離蝕刻的影響

淺溝槽隔離蝕刻參數影響

鰭式場效應中鰭的自對準雙圖形蝕刻

淺溝槽隔離蝕刻中的負載調節

膜層結構對淺溝槽隔離蝕刻的影響

在集成電路工藝中，膜層結構的選擇對于淺溝槽隔離蝕刻的精準度至關重要。隨著技術節點的不斷縮小，傳統的光阻或光阻/底部抗反射層結構已無法滿足圖形轉移的需求。因此，三明治結構被廣泛應用以解決這一問題。

三明治結構由三層膜組成，旨在通過各層之間的蝕刻選擇性實現圖形的精確轉移。這種結構巧妙地利用了不同膜層對蝕刻氣體的抗蝕性差異，從而實現了從薄光阻到具有足夠厚度且抗蝕刻能力強的下層膜層的圖形轉移。

兩種主要三明治結構

無定型碳三明治結構

組成：最上層為光阻，中間層為介質抗反射層（如氮氧化硅或碳氧化硅），下層為無定型碳。

優點：無定型碳具有耐高溫、吸光性能好、機械性能優良、耐蝕刻等優點。此外，無定型碳對介質抗反射層的蝕刻選擇比極高，使得較薄的介質抗反射層足以作為掩膜完成圖形轉移。

圖形傳遞性能：該結構定義出的線條末端圖形形狀更接近于線條中央，圖形定義失真最少。

成本：各層均采用化學氣相沉積方法形成，成本較高。

2.含硅底部抗反射層三明治結構

組成：最上層為光阻，中間層為采用旋涂工藝的含硅底部抗反射層（SiBARC），下層為同樣采用旋涂工藝的有機膜層。

優點：所有膜層都可以在光刻track機臺旋涂完成，工藝相對簡單。

圖形傳遞性能：相對于無定型碳三明治結構，該結構可能造成線條末端圖形尖銳，圖形定義明顯失真。此外，在蝕刻下層時，SiBARC中間層可能會有一定程度的損傷，無法完整地保護下層。

成本：旋涂工藝相對化學氣相沉積成本較低。

綜上，無定型碳三明治結構在圖形傳遞精度方面優于含硅底部抗反射層三明治結構。然而，無定型碳三明治結構的成本較高。因此，在選擇膜層結構時，需要綜合考慮精度、成本和工藝復雜度等因素。隨著技術的不斷發展，未來可能會有更多創新的膜層結構被提出，以滿足集成電路制造中對圖形轉移精度的更高要求。

淺溝槽隔離蝕刻參數影響

在集成電路制造中，淺溝槽隔離蝕刻是一個關鍵步驟，其參數的選擇對最終性能有著重要影響。

蝕刻示意圖與結構

上圖展示了PR/DARC/AC三明治結構，以氧化硅/氮化硅為硬掩膜的淺溝槽隔離蝕刻示意圖。該結構通過多層膜的組合，實現了圖形的精確轉移和蝕刻。

側壁角度負載效應

在蝕刻過程中，圖形密集區和稀疏區的淺溝槽具有不同的開口尺寸和深寬比。

為了保證后續氧化硅介質填充時不產生空洞，需要嚴格控制側壁角度。側壁角度的負載效應，即密集圖形和稀疏圖形在深度和側壁角度等物理參數上的差異，是評估蝕刻性能的重要指標。

蝕刻參數及其影響

氟基氣體、溴化氫(HBr)、氮氣(N2)的氣體組合是經典的蝕刻工藝。蝕刻參數對硅蝕刻過程中密集圖形和稀疏圖形負載效應會產生影響。這些參數包括含氟氣體流量(F)、氮氣流量(N2)、HBr氣體流量(Br)、腔體壓力(Pre.)、等離子體源功率(Source)和偏置電壓(Bias)。

實驗設計方法(DOE)的分析結果表明：含氟氣體流量及偏置電壓與淺溝槽側壁角度的負載效應正相關。增加含氟氣體和偏置電壓會惡化負載效應。氮氣會與側壁的體硅發生反應，形成氮化硅，增加對側壁的保護，但也會相應惡化側壁角度負載效應。增加偏置電壓會增強離子的方向性，導致大量離子轟擊在掩膜上或溝槽底部，無法作用于側壁蝕刻，進一步惡化側壁角度的負載效應。

負載效應的來源與機制

上圖描述了負載效應的來源。從原理上講，它是由各向同性蝕刻、各向異性蝕刻、保護性聚合物附著和輸送綜合影響的結果。在圖形密集區，側壁的比例遠大于圖形稀疏區，因此側壁角度對聚合物的改變非常敏感。

在密集圖形區，如果各向同性蝕刻或副產物保護發生變化，較多地側壁面積可以分擔并弱化其側壁角度的影響。

在稀疏圖形區，由于側壁面積少，側壁角度對聚合物的改變非常敏感，導致負載效應明顯。

交互作用與影響因素

實驗發現，壓力和偏置電壓的交互作用極大影響側壁角度負載效應，而壓力和偏置功率單因素本身的影響相對較弱。氮氣與HBr氣體流量的比值也顯示出相對單因素更強的交互作用。

綜上所述，淺溝槽側壁角度負載是由眾多蝕刻參數共同作用的結果。其中，氮氣的流量屬于弱影響因素，偏置電壓、含氟氣體及氮氣/HBr等因素屬于中等影響因素，而偏置電壓與壓力的交互作用屬于強影響因素。

鰭式場效應中鰭的自對準雙圖形蝕刻

在集成電路技術發展至14nm鰭式場效應晶體管（FinFET）技術節點時，傳統的193nm光刻機已無法滿足更小尺寸圖形的形成需求。因此，自對準雙圖形（SelfalignedDoublePatterning,SADP）工藝應運而生，以實現更小尺寸周期圖形的精確制造。

自對準雙圖形工藝概述

自對準雙圖形工藝主要包括以下幾個關鍵步驟：

芯軸（Mandrel）圖形化：首先，在襯底上形成具有特定圖案的芯軸材料層，并通過光刻和蝕刻工藝將其圖形化。

原子層側墻（Spacer）介質沉積：隨后，在芯軸圖案的側壁上沉積一層薄薄的原子層側墻介質，通常使用氮化硅或氧化硅等材料。

側墻蝕刻及芯軸去除：通過精確的蝕刻工藝去除芯軸材料，同時保留側墻介質，形成最終的雙圖形結構。

奇偶效應及其挑戰

自對準雙圖形工藝中，一個主要挑戰是奇偶效應（PitchWalking）的引入。奇偶效應會導致最終圖形的失真和線條應力的不均勻，嚴重時甚至發生線條坍塌現象。

奇偶效應的來源主要包括芯軸圖形化、側墻蝕刻和芯軸去除等步驟。

芯軸圖形化的影響

芯軸蝕刻是自對準雙圖形工藝中的關鍵步驟之一。芯軸的特征尺寸、側面形貌、線條粗糙度以及下層襯底的凹進都會對后續工藝產生重要影響。選擇合適的芯軸材料（如具有高選擇比、低線條粗糙度的材料）對于減少奇偶效應至關重要。此外，芯軸尺寸需要非常精確，以避免在后續工藝中因尺寸差異而引發奇偶效應。

側墻蝕刻的挑戰

在側墻蝕刻過程中，理想的狀況是留下比較方正的頂部，以保證側墻線條的應力均勻。然而，由于各向同性沉積和離子轟擊效應的影響，實際工藝中往往會在肩部形成圓角并造成過度的側墻損失。

這種損失會加劇奇偶效應，并在后續工藝中引發線條坍塌等缺陷。因此，需要通過工藝調整來優化肩部側面輪廓，減少側墻損失。

芯軸去除的注意事項

芯軸去除過程中，對原子層沉積隔離層和蝕刻停止層的選擇比至關重要。如果選擇比不夠，會導致隔離層兩側的特征尺寸損失不一致，從而引發奇偶效應。

此外，如果芯軸對蝕刻停止層的選擇比不足，也會暴露并損失蝕刻停止層，進一步加劇奇偶效應。因此，需要選擇具有高選擇比的芯軸材料和蝕刻工藝，以確保后續工藝的順利進行。

材料選擇與蝕刻參數優化

在自對準雙圖形工藝中，芯軸、原子層側墻和蝕刻停止層的材料選擇必須能夠實現蝕刻過程中兩兩之間的選擇比。常見的搭配包括無定型碳作芯軸、氮化硅作原子沉積層、氧化硅作蝕刻停止層。對于新型的芯軸材料（如無定型硅），則需要特別考慮蝕刻參數和清洗工藝，以避免側墻關鍵尺寸的缺失和最終鰭部尺寸的缺失。

鰭部切斷工藝

在自對準雙圖形工藝中，形成的線條往往成雙出現并圍繞芯軸形成環狀結構。然而，在制造鰭式場效應晶體管（FinFET）時，通常只需要單個鰭部溝道。

因此，需要將冗余的鰭部去除，并將鰭部線條尾部的連接部分切斷。這一步驟稱為鰭部切斷工藝，根據其在工藝流程中的位置，可分為前切（CutFirst）和后切（CutLast）兩種。

前切工藝：前切工藝在側墻蝕刻后進行，鰭部蝕刻之前。在此過程中，需要去除不需要的側墻。由于側墻與下層硬掩膜通常使用不同的材質，因此前切工藝可以通過控制蝕刻選擇比，確保蝕刻停止在下層的硬掩膜上。這樣，切斷工藝的硬掩膜損耗和側墻蝕刻造成的硬掩膜損耗之間的差異會非常小。

然而，前切工藝也存在一些挑戰。它可能會影響后續鰭部蝕刻中的形貌負載效應。傳統的等離子蝕刻在稀疏區和密集區的鰭部蝕刻角度會存在差異，導致稀疏區和密集區的鰭部尺寸不一致。在FinFET中，溝道寬度由鰭部頂部尺寸和側面角度共同定義。因此，這種物理性能的差異可能會對器件性能造成影響。

后切工藝：與前切工藝不同，后切工藝在鰭部蝕刻后進行。通過蝕刻去除不需要的鰭部溝道。在這種工藝中，由于鰭部已經經過蝕刻形成，因此鰭部角度負載效應會大大降低。這使得各種器件性能得到優化。

在鰭部去除過程中，由于填充材料和鰭部溝道蝕刻選擇比的影響，可能會導致溝槽底部不平整。然而，這基本上不會對器件性能產生顯著影響。因此，業界現有的FinFET產品多數選擇后切工藝。

工藝辨別與性能優化

為了辨別前切和后切工藝，可以觀察最外側一個鰭部與中間鰭部的角度和特征尺寸的差異。前切工藝可能會導致這些差異更加明顯，因為前切工藝在側墻蝕刻后就進行了切斷，而側墻蝕刻本身可能會對鰭部的形狀和尺寸產生影響。

相比之下，后切工藝由于是在鰭部蝕刻后進行切斷，因此能夠更好地保持鰭部的一致性和均勻性。這有助于優化器件性能，提高集成電路的可靠性和穩定性。

淺溝槽隔離蝕刻中的負載調節

淺溝槽隔離（ShallowTrenchIsolation,STI）蝕刻工藝是半導體制造中的關鍵步驟，對器件性能有著重要影響。由于STI層中的物理參數（如關鍵尺寸、溝槽深度、剖面傾角）直接關聯到有源區器件的性能，因此STI蝕刻工藝中的負載調節成為了核心挑戰，特別是在處理特殊圖形時，器件的負載控制顯得尤為重要。

關鍵尺寸調節

在存儲單元如SRAM中，NMOS和PMOS的匹配問題一直備受關注，這主要源于硅材料中電子和空穴的電學特性差異。由于遷移率的不同，NMOS和PMOS對溝道尺寸寬度的需求也各異。因此，精確定義NMOS和PMOS的溝道尺寸寬度對于器件性能至關重要。

然而，由于光學局限，光刻及光學臨近效應修正（OpticalProximityCorrection,OPC）可能無法實現曝光后的關鍵尺寸完全到位。此時，蝕刻工藝就承擔了一部分關鍵尺寸調節的任務。STI蝕刻后的關鍵尺寸測量通常涵蓋存儲的SRAM區域（如PullUp、PullDown、PassingGate）和外圍邏輯電路區域的幾種典型圖形（如密集線條、稀疏線條、稀疏溝槽）。

溝槽深度負載調節

溝槽深度的負載不僅與蝕刻條件相關，還與有源區的關鍵尺寸緊密相關。在STI蝕刻過程中，溝槽深度負載往往取決于溝槽寬度的大小。在傳統蝕刻條件下，溝槽越寬，深度越深。對于孤立的有源區，其溝槽深度通常會大于密集區有源區的深度。

為了調節溝槽深度負載，可以采取以下幾種方法：

蝕刻氣體的調節：通過調整蝕刻氣體的種類和比例，可以有效控制溝槽深度的負載。例如，使用基于三氟化氮（NF?）/HBr或氯氣（Cl?）的蝕刻氣體組合，可以產生較小的密集區/孤立區深度負載。

蝕刻參數的調節：調整蝕刻過程中的參數，如TCP功率、腔室壓力、偏置電壓等，也可以對溝槽深度負載產生影響。例如，減少TCP功率或腔室壓力，或增加偏置電壓，均有助于減少密集區和稀疏區的深度負載。

考慮線條尺寸的影響：隨著線條尺寸的縮小，密集區和孤立區的深度負載通常會降低。這是由于線條尺寸縮小導致局部透射率增加，使得密集區逐步向稀疏區轉變。

FinFET中的STI蝕刻負載調節

在FinFET制造中，由于曝光波長的光學極限，溝道形成通常采用自對準雙圖形工藝。這一工藝過程也會產生密集區和稀疏區的負載差異。FinFET的溝道等效寬度不僅由特征尺寸決定，還與鰭部角度和高度相關。因此，減少鰭部蝕刻工藝中的負載對于優化器件性能至關重要。

在自對準雙圖形工藝中，硬掩膜打開過程會受到局部環境的影響，導致側面輪廓和底部特征尺寸的差異。

這些差異直接決定了鰭部蝕刻過程中的溝道頂部特征尺寸。為了調節這種負載，可以利用切斷工藝在鰭部形成中的安插位置進行調整。