文章來源：老千和他的朋友們

原文作者：孫千

一個復雜的處理器可能包含數億甚至數十（百）億個晶體管，這些晶體管通過細金屬線彼此互聯。芯片的制造過程極其復雜，需要經歷數百個精確控制的步驟。

1、FinFET

1999年，加州大學伯克利分校的胡正明(Chenming Hu)教授、Tsu-Jae King Liu教授以及Jeff Bokor教授共同研發了鰭式場效應晶體管（FinFET）技術，這項突破性創新為半導體技術注入了新活力。

Tsu-Jae King Liu教授形象地將FinFET比喻為“垂直晶體管，就像一座座摩天大樓”。相較于傳統的金屬氧化物半導體場效應晶體管（MOSFET），后者是以平坦、低矮的形式制造在硅晶圓表面，FinFET則通過沿晶圓表面刻蝕出狹窄的垂直鰭側壁來制造。這種設計不僅優化了空間利用效率，還讓每塊芯片可容納多達一萬億個晶體管。

FinFET技術最初被稱為"DELTA（fully DEpleted Lean-channel TrAnsistor）"晶體管，后來才改名為FinFET。這項發明在2000年首次發表在IEEE電子設備會議（IEDM）上，論文題目為"《Sub 50-nm FinFET: PMOS》"。2011年，英特爾公司成為第一個將FinFET技術商業化的公司，在其22納米制程中使用了這項技術，稱之為"3D晶體管"。

FinFET的獨特之處在于其能夠將柵極長度（即源極與漏極之間的距離）縮小至不足10納米。柵極長度的減小，不僅使晶體管整體尺寸進一步微型化，還能以更高的電流密度實現快速切換。

值得一提的是，在五納米工藝節點中，FinFET的設計已經被證明是切實可行的，且不需要對制造工藝進行大幅調整。然而，Tsu-Jae King Liu教授坦言：“當柵極長度縮小至五納米以下時，可能會面臨量子力學隧穿效應和其他限制效應。這意味著，在制造中哪怕是微小的變化，也可能對晶體管性能造成顯著影響。”

通過其獨特的三維結構，FinFET有效解決了平面FET因短溝道效應而導致的可擴展性瓶頸（參見圖1）。這不僅延續了摩爾定律的生命力，也為未來更高性能、更小尺寸的半導體器件鋪平了道路。

圖

1 傳統平面場效應晶體管(Planar FET)和鰭式場效應晶體管(FinFET)的結構對比。主要區別在于FinFET采用了垂直的鰭狀結構，而Planar FET則是平面結構。

Planar FET → 平面場效應晶體管 FinFET → 鰭式場效應晶體管

Gate → 柵極 Drain → 漏極Source → 源極 Oxide → 氧化層 Silicon substrate → 硅襯底

2、集成電路的設計

集成電路（IC）的發明可以追溯到1958年，由杰克·基爾比首次提出。這一革命性技術催生了多種類型的集成電路，使現代電子設備的普及成為可能。例如，微處理器是一種邏輯芯片，主要用于計算任務，如運行二進制代碼、邏輯門操作和布爾代數計算。

存儲芯片則用于存儲數據，其中最常見的是NAND（非與門）存儲器。此外，模擬芯片可以在連續信號范圍內運行，可進一步細分為線性IC和射頻IC，用于不同的信號處理功能。而數字信號處理器（DSP）則負責在模擬信號和數字信號之間進行轉換。特定應用集成電路（ASIC）則是根據特定需求定制的芯片，廣泛應用于汽車電子、電視、數碼相機以及各種家用電器領域。

集成電路的設計和功能取決于多個關鍵因素，如用途、功耗、芯片面積、成本以及上市時間。在開發過程中，這些因素需要被充分考慮，并決定芯片設計的邏輯電路結構。在邏輯設計階段，首先需要繪制邏輯電路圖，用以定義實現目標功能所需的特定電子電路。一旦電路圖完成，工程師會對其進行多次模擬，通過測試來驗證電路的運行是否符合設計要求。

圖2 集成電路設計與制造

3、集成電路的制造過程

一個復雜的處理器可能包含數億甚至數十（百）億個晶體管，這些晶體管通過細金屬線彼此互聯。芯片的制造過程極其復雜，需要經歷數百個精確控制的步驟。

集成電路的基材是硅，這種材料由于其獨特的分子結構被稱為半導體。硅能夠在特定條件下導電，而在其他條件下則表現為絕緣體。這一特性使其成為晶體管的核心構件，通過柵極控制電流通過與否，從而實現“開/關”或二進制的1/0功能。

制造集成電路的過程可以劃分為三個主要階段：（1）晶圓制造；（2）前端工藝處理；（3）后端工藝處理。在前端工藝處理中，經過數百次重復操作后，集成電路結構最終在晶圓上形成（見圖3）。

圖3 晶圓制造、光罩、前道工藝和后道工藝

IC的生產高度依賴先進的制造技術，包括材料處理自動化、計算機集成制造、先進工藝控制以及制造執行系統等。制造過程中，晶圓作為IC結構的基底，經過復雜的工序，如氧化、光刻、刻蝕、摻雜以及各種材料的沉積。每一階段還需進行嚴格的檢測和測試。最終，芯片被切割、封裝、測試，進入可供使用的狀態。

3.1 晶圓制造

晶圓，也稱為晶片或基板，是一種由硅或其他半導體材料（如砷化鎵）制成的薄圓片，其厚度約與信用卡相當。硅，是地球上僅次于氧的第二豐富元素，廣泛存在于沙子中。在用于半導體制造之前，硅必須被提純至接近100%的純度。

半導體制造的起點是硅錠的生長。硅錠一般通過兩種方法制造：直拉法（Czochralski，CZ）和區熔法。由于區熔法受限于生長過程中表面張力的影響，其晶圓直徑通常不超過150毫米。相比之下，大多數硅錠更常見于通過直拉法生長。

在直拉法中，以一塊稱為“種子”的硅晶體為起點，將其放入幾乎100%純的熔融硅中。種子和容器以相反方向旋轉，同時在氬氣環境下，將純化硅加熱至約1200°C。隨后，將種子從熔融硅中緩慢拉出，硅原子逐漸附著在種子上，最終形成一根長晶體棒，稱為硅錠。在對溫度、氣體環境和壓力的嚴格控制下，硅錠的直徑通常達到200毫米或300毫米。通過此工藝，生產出電子級硅，其純度高達99.9999999%，完全符合半導體制造的質量標準。

晶圓制造工藝是通過一系列操作用于將硅錠加工成硅晶圓。

裁切、研磨、切片：單晶硅錠的兩端使用單刃金剛石鋸片和水冷卻液進行裁切。隨后，硅錠被研磨至均勻直徑，并對兩端進行倒角處理，以減少硅錠破裂的可能性。通過X射線衍射確定晶體結構。通過濕式研磨在硅錠上制作一個縱向平面，用于指示硅錠的晶體方向。硅錠被切割成圓片，也稱為基板。

研磨：切片后，晶圓在壓力下進行機械研磨，以實現平整度和平行度。研磨操作會去除切片過程中損壞的表面硅，并將晶圓研磨至所需厚度。通過使用濕式自動研磨機對單個晶圓的邊緣進行倒圓處理。

腐蝕：切片和研磨會破壞硅表面的晶體結構，因此需要用含有硝酸、醋酸或氫氟酸的溶液對晶圓進行腐蝕，以去除受損的外表面并減少晶圓厚度。腐蝕操作可以在手動腐蝕槽或自動腐蝕機中完成。

拋光：腐蝕后，晶圓被拋光至超平整、無瑕疵且鏡面光滑的表面，表面粗糙度僅在原子級別。拋光過程通常分為兩到三步完成。晶圓被安裝在一個金屬載體板上，通過真空固定在拋光機上。拋光過程結合了機械壓力和化學作用，使用如氧化鋁（Al2O3）、二氧化硅（SiO2）或氧化鈰（CeO2）等精細拋光漿料。

清洗：最后，晶圓被清洗以去除拋光后表面的任何顆粒，從而使晶圓無殘留。清洗過程中可使用多種超純化學品，包括氨水、過氧化氫、氫氟酸、鹽酸和去離子水。

3.2 前端工藝（FEOL）

在晶圓上構建電路是一個極其復雜且精確的過程。該過程包括數百個精確控制的步驟，可能包含多達30層復雜電路。芯片的制造需要10到30天甚至更長時間，按照特定的模式和工藝配方在每片300毫米晶圓上生產數百或數千個芯片。

制造集成電路芯片的過程稱為“制造工藝”。制造芯片的工廠被稱為“制造廠”或“晶圓廠”。在晶圓廠中，有潔凈室用于批量制造晶圓。由于灰塵顆粒會破壞芯片上的復雜電路，潔凈室內的空氣被不斷凈化和循環。在ISO 1級潔凈室中，每立方米空氣中含有的顆粒數不超過10個，顆粒直徑為0.1微米（百萬分之一米）。晶圓廠的技術人員穿著特制的“兔子服”，以防止污染物在制造過程中接觸到晶圓。

以下是前端工藝（FEOL）中的操作步驟：

外延生長

外延生長是制造半導體器件的基本工藝之一。外延生長是指在基底晶體（襯底）上有序地沉積一層晶體（外延薄膜）。要求外延薄膜相對于襯底具有特定的取向。外延薄膜和襯底可以是相同或不同的材料。外延生長分為三種類型：液相外延、氣相外延和分子束外延。

氧化

二氧化硅（SiO2）作為一種電絕緣體，是集成電路的重要組成部分。氧化層的生長可以通過干法氧化或濕法氧化實現。氧化是一個擴散過程。首先將硅晶圓加熱，并在擴散爐中暴露于超純氧氣的高溫環境下。在爐內通過精確控制條件，從SiO2/硅界面生長出均勻厚度的二氧化硅薄膜（干法氧化）。

Si + O2 → SiO2

濕法氧化相較于干法氧化更適合快速生長較厚的氧化層。濕法氧化通過將晶圓暴露于超高純水蒸氣中，或通過燃燒氫氣和氧氣形成超高純水蒸氣，在氧化爐中進行。

Si + 2H2O → SiO2 + 2H2

光刻

光刻是將特定的集成電路設計圖案印刻到晶圓上的過程。在進行光刻工藝之前，需要準備光掩模（掩模板）。光掩模上繪制了電路圖案的副本，以不透明圖案的形式呈現在石英板上。石英板首先經過高精度拋光，然后在石英基板上通過濺射涂覆一層對紫外線波長不透明的鉻材料。隨后，將一種稱為光刻膠的光敏化學物質旋涂在鉻光掩模坯料上。然后通過電子束光刻將電路設計圖案轉錄到鉻膜上。曝光、顯影和蝕刻后，光掩模坯料成為具有電路圖案副本的光掩模。

光刻膠涂覆：晶圓被涂覆上一種對光敏感的液體，稱為光刻膠。通過將少量光刻膠倒在晶圓中心，同時讓晶圓高速旋轉，材料會均勻地覆蓋整個表面，形成一層薄而均勻的涂層。光刻膠對“光”敏感，并且“抗拒”某些用于去除光刻膠下方材料的化學物質。

光掩模與曝光：光刻機精確對準涂覆光刻膠的晶圓與光掩模。光掩模作為模板，包含要成像到晶圓上的圖案。光刻機通過光掩模和光學縮小鏡頭將光投射到晶圓上。這使得光刻膠在未被掩模保護的區域受到光的曝光。對于正性光刻膠，曝光區域發生化學反應，使光刻膠在堿性溶液（顯影劑）中可溶解。負性光刻膠在曝光區域變得不溶解。曝光工具在晶圓上重復該過程，以在整個晶圓上形成相同的圖像。光刻室內需要使用黃色照明，以防止光刻膠受到人工光線的意外曝光。

光刻膠顯影與硬烤：曝光后，晶圓使用氫氧化鈉或氫氧化鉀的水溶液進行顯影。顯影劑通過浸泡、噴涂或霧化的方式施加，溶解并去除光刻膠的曝光區域。這會留下與光掩模上圖案相似的光刻膠圖案。顯影后，還需進行額外的烘烤工藝，稱為“硬烤”，以硬化剩余的光刻膠。此時，光刻膠可以保護下層材料免受蝕刻過程的影響。

蝕刻

蝕刻工藝根據掩模圖案去除硅、二氧化硅、多晶硅或金屬層。蝕刻可以通過化學溶液（濕法蝕刻）或等離子體（干法蝕刻、反應離子蝕刻）完成。

濕法蝕刻：濕法蝕刻是一種簡單的技術。通過將晶圓浸入化學浴中完成。濕法蝕刻通常是各向同性的，蝕刻在所有方向上均勻進行，這會導致掩模層的下切深度與目標區域相同。因此，選擇性是一個重要的考慮因素。選擇性是指兩種蝕刻速率的比率：目標層的蝕刻速率與掩模層的保護速率。

干法蝕刻：干法蝕刻是半導體制造中最常用的工藝之一。干法蝕刻可能是各向異性的（方向依賴性），通過使用化學反應性氣體或氬原子的物理轟擊，有效地蝕刻目標表面或層。

反應離子蝕刻（RIE）是一種結合化學和物理蝕刻的干法蝕刻技術。晶圓被放置在真空腔反應器中。通過向含有化學反應性元素蝕刻劑（如氟基或氯基氣體）的氣體施加射頻能量，等離子體釋放出帶正電的離子。這些離子垂直撞擊或轟擊晶圓表面，蝕刻或去除材料，隨后通過真空系統移除。

蝕刻完成后，光刻膠已完成其作用，可以通過氧等離子體從蝕刻后的晶圓上去除。

摻雜

本征半導體（如硅）可以通過摻雜外來原子來提高其導電性。摻雜可以通過離子注入或擴散來實現。

離子注入用于摻雜本征半導體的材料通常是硅的離子化原子或分子，硅具有4價電子，而摻雜材料通常具有3或5價電子，如硼或磷。摻雜劑在強電場中被加速到從亞keV到多個meV的能量范圍，并轟擊晶圓表面，未被掩膜或蝕刻工藝暴露的區域。摻雜劑撞擊晶圓后，會嵌入晶體材料的不同深度和精確位置，從而改變材料的主要載流子濃度為p型（空穴）或n型（電子）。離子注入會對晶體基板造成損傷，因此需要進行高溫退火步驟（800至1200°C，持續數秒至30分鐘），以恢復晶體結構并進一步將摻雜原子整合到晶格中。

擴散是指通過爐子將摻雜劑引入、定位和/或激活到半導體中的過程。摻雜劑可以是氣態、液態或固態形式。氣態摻雜劑最為常用，包括砷烷（AsH3）、硼烷（BH3）、磷烷（PH3）等。摻雜劑在半導體中由于濃度梯度而移動。菲克擴散定律是描述摻雜劑擴散性、濃度、溫度和時間如何決定硅中摻雜劑分布的方程。摻雜劑的擴散限制了更先進集成電路（IC）集成的熱預算和處理溫度。

沉積

薄膜沉積工藝將硅氮化物、二氧化硅、硅或金屬等薄而均勻的材料沉積到晶圓上。硅層形成絕緣體，金屬層用于電路布線。一些常用的薄膜沉積方法包括物理氣相沉積（PVD）、化學氣相沉積（CVD）或電化學沉積（ECD）。

物理氣相沉積（PVD）是一種濺射法，在高真空室中進行。源材料（濺射靶材）和晶圓基板連接到高壓電源。當濺射氣體（如惰性氣體氬氣）進入腔室時，氬氣被電離，并在濺射靶材和晶圓之間形成等離子體。氬離子被加速并轟擊濺射靶材，從而撞擊靶材并擊出原子或分子。這些原子或分子穿過真空到達晶圓表面，形成所需的薄膜。

蒸發是另一種PVD工藝。首先，將晶圓放置在真空腔中，利用真空泵清除腔內氣體。當腔室內沒有殘余氣體后，加熱源材料（金屬）使其蒸發。蒸發的分子分散并沉積在晶圓上，形成所需的薄膜。

化學氣相沉積（CVD）是一種化學工藝，可以在真空環境（低壓CVD或LPCVD）中完成，以生產高質量、高性能、大面積的薄膜。CVD通常用于在溝槽墻壁和底部提供高度一致的薄膜涂層，尤其是在這些特征尺寸不斷縮小時。反應氣體或前驅體被引入含有晶圓的反應腔中。在熱壁反應器或等離子環境中，反應物種在反應器壁或等離子體中生成，然后擴散到晶圓表面，在那里進行薄膜生長。這被稱為均相過程，因為反應物種在氣相中形成。在冷壁反應器中，反應能量通過加熱晶圓提供，反應物種通過與晶圓表面的相互作用生成——這是一個異相過程。

原子層沉積（ALD）是CVD的一種特殊形式，在嚴格控制的工藝中每次沉積一層薄膜。

電化學沉積（ECD）用于沉積薄金屬層，這些金屬層將形成集成電路中連接各種器件的互連（集成導線）。ECD是一種電鍍工藝?；褰]在電解液中，并作為陰極（電源的負極）。銅電極作為陽極（電源的正極）通過電解液形成電路。銅離子在陰極或基板上被還原并形成薄膜。

化學機械平坦化

集成電路（IC）加工需要平坦的表面，例如光刻操作。有幾種方法可以進行平坦化?；瘜W機械平坦化（CMP）通過應用含有磨料的化學漿料和機械力（拋光墊）是最好的平坦化技術之一，能夠去除之前工藝中多余的材料，并平坦化不平整的表面以創建平坦表面。深度要求可達到埃級別。

重復步驟

制造集成電路通常需要超過350個工藝步驟。通過光刻、蝕刻、摻雜、沉積、CMP等步驟逐層重復，直到最后一層形成。包含晶體管和互連的晶圓被轉移到

3.3 后端工藝階段

后端工藝（BEOL）從測試包含晶體管和互連的晶圓開始。自動化計算機驅動的電氣測試系統會檢查晶圓上每個芯片的功能性。未通過測試的芯片會被標記為廢品。隨后，晶圓被切割成單個芯片。單個芯片會通過引線鍵合組裝、測試，最后封裝。

研磨（減薄）和切割

晶圓首先通過保護膠帶（稱為背面研磨膠帶）附著，以保護晶圓的器件層。晶圓被翻轉，晶圓背面被研磨（減薄）至適合組裝和封裝的厚度。

切割或分離是將半導體晶圓切割成單個芯片的過程。在減薄后，晶圓被安裝在帶有器件面朝上的切割膠帶框架上。帶有金剛石顆粒的圓盤刀片將晶圓切割成單獨的芯片。切割過程可以通過金剛石刀片、激光燒蝕或隱形切割完成。

引線鍵合

引線鍵合是將IC連接到基板的工藝。引線鍵合使用非常細的金線或銅線，通過超聲波或熱超聲技術將芯片連接到基板或引線框架。球焊是最常用的互連方法。球焊的形成從芯片上的焊點開始，經過線圈，最終連接到基板上的焊點。引線鍵合機是一種全自動化設備，配備高速高精度伺服系統、用于鍵合操作的超聲換能器以及用于設備對齊的自動視覺系統。

封裝與組裝

IC封裝或封裝是將半導體材料封裝在支撐殼體或封裝中的過程，封裝材料主要是模塑樹脂。封裝的目的是通過保護IC免受惡劣環境的影響、處理熱管理并為基板提供可靠的互連來支持IC性能?；逋ǔＪ怯∷㈦娐钒澹?a href="http://www.asorrir.com/v/tag/82/" target="_blank">PCB），它結合了多個IC和無源元件以構建微電子系統。有單芯片封裝，也有多芯片封裝（稱為MCM，多芯片模塊）或系統封裝（SiP）。在封裝之后，會通過激光在封裝表面或芯片背面打印或雕刻產品信息。大多數封裝通過焊接或粘合到基板上。

3.4 最終測試

封裝完成后的IC芯片看似已準備好投入使用，但在實際應用前仍需克服諸多潛在問題。例如，芯片在組裝過程中可能出現破裂，引線鍵合可能存在連接不良，亦或因靜電放電處理不當而受損等。因此，必須對每片IC芯片進行單獨測試。

測試過程中，芯片會被置于測試儀上，按照預先為每種IC類型專門制定的測試程序進行嚴格檢測。這些測試涵蓋功能性、性能以及功耗等方面，旨在確保芯片達到設計規范的要求。此外，在許多情況下，這些測試程序與早前晶圓測試中所使用的程序為經過改進的版本，以更全面地驗證芯片的可靠性。