集成電路產(chǎn)業(yè)鏈涵蓋芯片設計、EDA/IP、代工、封測和設計服務等多個環(huán)節(jié)。在2024年12月11-12日舉辦的第三十屆集成電路設計業(yè)展覽會（ICCAD-Expo 2024）上，多位半導體高管共同探討了當前國內(nèi)半導體產(chǎn)業(yè)發(fā)展的機遇和挑戰(zhàn)。

一方面是人工智能AI賦能萬物，AI能夠極大地提升設計和制造的智能化，它正為集成電路產(chǎn)業(yè)帶來新的動力和機會。另一方面，業(yè)界共識是工藝分叉之后，如何支持新的工藝架構的創(chuàng)新，這需要產(chǎn)業(yè)鏈各個環(huán)節(jié)的共同努力。再談到國內(nèi)EDA、IP等產(chǎn)業(yè)的發(fā)展現(xiàn)狀，高管們認為有其一定的合理性，但更應該著眼于做好自身的產(chǎn)品，才能有能力擁抱產(chǎn)業(yè)整合的到來。

以下分享此次受訪高層們對行業(yè)發(fā)展現(xiàn)狀與趨勢的分析和預判，從技術和市場發(fā)展的視角探尋2025年以及未來幾年國內(nèi)半導體產(chǎn)業(yè)新態(tài)勢。

芯原股份創(chuàng)始人、董事長兼總裁戴偉民指出，推進Chiplet的三要素分別是優(yōu)質(zhì)的IP、先進的芯片設計能力以及先進的封裝技術。

Chiplet技術發(fā)展的核心需要成熟完善的IP支持，芯原股份已建立起強大的IP儲備體系，包括6大數(shù)字處理器IP（GPU、NPU、VPU、DSP、ISP、顯示處理器）和超過1600個數(shù)模混合及射頻IP。芯原還具備大規(guī)模高端芯片的設計能力。在一站式芯片定制服務方面，公司已擁有14nm/10nm/7nm/6nm/5nm FinFET和28nm/22nm FD-SOI工藝節(jié)點芯片的成功流片經(jīng)驗，目前已實現(xiàn)5nm SoC一次流片成功，多個4nm/5nm一站式芯片定制服務項目正在執(zhí)行。這些能力是設計和制造Chiplet的重要基礎。

戴偉民認為，Chiplet率先落地的兩大賽道是云端訓練和高端智駕。云端訓練受限于先進工藝制造，通過Chiplet技術拼裝多顆芯粒進行算力擴展。高端智駕方面，Chiplet技術獲得中國、日本、德國等車企的共同認可，既能滿足汽車芯片的可靠性要求，又能夠靈活滿足不同智駕等級的智能需求。

芯原股份在這兩個賽道都處于領先地位。尤其是智能駕駛領域，積極布局從智慧座艙到自動駕駛的多項核心技術，并基于自有核心技術，以及為客戶定制高端自動駕駛芯片的經(jīng)驗，通過芯片和封裝協(xié)同設計，正在推出平臺化的Chiplet芯片設計軟硬件整體解決方案，以滿足高算力、低功耗、高可靠性要求的智慧出行市場需求。

戴偉民表示，EDA/IP行業(yè)的并購整合必定是趨勢所在，但并購過程面臨著包括人員整合和文化融合等挑戰(zhàn)。在這一趨勢下，創(chuàng)業(yè)者應以開放合作的心態(tài)看待并購，這不僅有助于資源整合，也能更好地推動行業(yè)共贏發(fā)展。

銳成芯微CEO沈莉表示，目前銳成芯微已經(jīng)和全球三十多家晶圓企業(yè)建立了合作關系，基于超百種工藝布局了上千項IP，主要聚焦于模擬IP、存儲IP、射頻IP和接口IP等領域，涵蓋了物理IP領域的絕大部分。“目前，采用銳成芯微IP方案的芯片出貨量已經(jīng)超過20億顆。”

銳成芯微的IP產(chǎn)品線和工藝布局比較均衡，憑借豐富的IP庫，構建了強大的平臺化解決方案，以前瞻性的技術布局，為全球集成電路設計企業(yè)提供高質(zhì)量的IP服務。隨著國內(nèi)一些公司向著更深的工藝定制化方向發(fā)展，作為深耕IP研發(fā)特色化、差異化路線的銳成芯微將很好的滿足這些需求。

“公司短期內(nèi)還是聚焦于物理IP的研發(fā)與產(chǎn)品線拓展。此外，隨著國內(nèi)設計公司對國產(chǎn)處理器IP、數(shù)字類IP的需求日益增強，銳成芯微也密切關注市場，以積極開放的態(tài)度和相關IP企業(yè)及客戶合作，共同創(chuàng)建更加完善的IP平臺，更好地服務于各位新興應用及中國集成電路產(chǎn)業(yè)。”沈莉說道。

她進一步表示，對于整個產(chǎn)業(yè)來講，提前于客戶的應用需求布局IP的重要性逐漸顯現(xiàn)。沈莉強調(diào)，無論是大模型的應用普及還是邊緣計算應用的興起，對IP的性能開發(fā)提出了更高要求，如功耗更低、性能更強、傳輸更遠等。這推動了IP企業(yè)的不斷創(chuàng)新和內(nèi)部迭代。同時，晶圓廠的工藝也在不斷演進，從40納米、28納米逐漸發(fā)展到更先進的工藝，這也是來自于兩方面的驅動，一方面是為了滿足晶圓廠的布局需求，另一方面是來自客戶的應用需求的推動。

對于2025年，沈莉表示持觀望的態(tài)度，但長期看是堅定的信心。一項新技術推出后，通常會經(jīng)歷先上升、后下降的過程，待泡沫消散后，將回歸理性。任何技術若能完整經(jīng)歷這一周期，在回歸理性階段實則是一個極為理想的時機，此時可將創(chuàng)新成果切實落地應用。此外，大家可以抱團，避免非理性或無序的內(nèi)卷式競爭，盡可能通過合作，或資本運作，如收購、并購等方式，凝聚合力，以多種途徑順利度過這一周期。

隨著Chiplet技術和UCIe標準的興起，高性能計算（HPC）芯片的設計和制造正經(jīng)歷重大變革。奎芯科技做為國內(nèi)領先的接口IP提供商，主要覆蓋互聯(lián)接口IP和Chiplet產(chǎn)品等。奎芯科技聯(lián)合創(chuàng)始人兼副總裁唐睿表示，奎芯科技2024年ML100 IO Die已經(jīng)實現(xiàn)商業(yè)化，并完成了兩個客戶項目的落地。這個產(chǎn)品目前主要解決從UCIe到HBM的連接，UCIe的速度達到32G,如果擺放16個模組，UCIe IP的帶寬正好匹配HBM3IP的帶寬。同時ML100 IO Die可以大大降低封裝成本。

借助UCIe技術，Die與Die之間能夠建立起高效的連接，IO Die與主芯片分離，這樣不會受限于主芯片搭配的HBM的尺寸，可以接更多IO die+HBM顆粒，或者通過主芯片把UCIe接出去，再通過UCIe的LPDDR的接口的轉換，以這塊小芯片來連接更多的LPDDR的顆粒。以此增加芯片的靈活性，以應用于不同的市場需求。

自2022年3月成立以來，UCIe聯(lián)盟得到了業(yè)界的廣泛支持，不少國際半導體大廠參與其中。但它的發(fā)展并沒有達到之前的預期。因為不同IP公司之間的互聯(lián)互通還是很難做到，這既是機會也是挑戰(zhàn)。從機會的角度來看，已經(jīng)購買了UCIe IP的公司很愿意搭配Chiplet產(chǎn)品進行合作，對于形成閉環(huán)生態(tài)是有幫助的。但是對于產(chǎn)業(yè)來說，這種合作方式可能存在不利影響。奎芯科技則更傾向于比較開放的生態(tài)，這樣可以帶來更多機會。

奎芯科技在Chiplet 技術上具有先發(fā)優(yōu)勢，在6nm和12nm等制程節(jié)點上已經(jīng)完成了16G及32G兩個速度的標準IP，同時這個速率在標準封裝上實現(xiàn)的，從這個角度來說，比先進封裝上實現(xiàn)同樣的速率要難，因為信道在標準封裝上更差，所以實現(xiàn)同樣的速率要更難一點。客戶不僅可以采用UCIe IP實現(xiàn)同質(zhì)Die互連，也可以接上IO Die做一些接口的轉換，產(chǎn)品配套性更好。

談及未來發(fā)展，唐睿表示AI正在帶動半導體行業(yè)的復蘇，雖然細分行業(yè)的庫存還是較高，不過預計2025年行業(yè)復蘇加快，奎芯將繼續(xù)打磨好自己的產(chǎn)品，客戶項目也在積極推進，未來可期。

芯耀輝專注于國產(chǎn)高速IP業(yè)務，提供包括研發(fā)、授權、定制和服務在內(nèi)的一攬子IP解決方案。公司在國產(chǎn)先進工藝或主流先進工藝上擁有全套接口IP以及基礎IP和控制器IP的全套解決方案，涵蓋了PCIe、Serdes、DDR、HBM、D2D、USB、MIPI、HDMI、SATA、SD/eMMC、Foundation IPs，以及Interface IP Controllers等，這些IP都已經(jīng)過量產(chǎn)和驗證，具備成熟的應用經(jīng)驗。

芯耀輝副總裁何瑞靈表示，近幾年由于先進工藝受限，在芯片設計中體現(xiàn)出代際差距以及主頻提升受限，某些IP性能需要在5納米或4納米以下工藝才能實現(xiàn)相應的規(guī)格。客戶在無法取得先進工藝和封裝時，希望通過IP設計創(chuàng)新補足工藝和封裝上的不足。

面對這一挑戰(zhàn)，芯耀輝一直在探索創(chuàng)新之道，特別是通過采用Chiplet技術，結合UCIe標準和先進封裝技術，為產(chǎn)業(yè)提供了解決問題的新途徑。例如此前在工藝相對較低的情況下，芯耀輝成功實現(xiàn)了DDR5速率的提升，其DDR5 接口IP能做到同等工藝下全球最高速率。

Chiplet技術有助于降低芯片技術門檻和成本，是國內(nèi)半導體發(fā)展的必然選擇之一。但Chiplet技術并非完全依賴先進封裝，雖然不采用先進封裝可能會在性能上有所折扣，但芯耀輝通過創(chuàng)新提供了多樣化的解決方案。何瑞靈表示，我們的UCIe技術支持兩種形態(tài)，一種是基于先進封裝方式，如2.5D或者3D封裝，另一種則采用傳統(tǒng)封裝方式實現(xiàn)，更依賴于IP的技術創(chuàng)新。雖然會有所妥協(xié)，但我們正逐步縮小與主流工藝的差距，通過自主創(chuàng)新加速國產(chǎn)半導體的發(fā)展。

2024年，芯耀輝成功實現(xiàn)了從傳統(tǒng)IP到IP2.0的戰(zhàn)略轉型，幫助客戶在激烈的市場競爭中取得優(yōu)勢。2025年，芯耀輝將以全新的IP2.0成熟方案為核心，結合高可靠性、可量產(chǎn)的IP組合、完整的子系統(tǒng)解決方案、系統(tǒng)級的封裝設計，以及強大的供應鏈能力，預見并解決客戶在IP應用中可能遇到的各種挑戰(zhàn)，更好地適應市場創(chuàng)新需求。

臺積電（中國）有限公司總經(jīng)理羅鎮(zhèn)球談到，臺積電早在二十多年前就已進入中國市場，伴隨著中國大多數(shù)半導體設計公司一起成長。“無晶圓廠設計公司這個行業(yè)是在臺積電成立以后才出現(xiàn)的，我們清楚知道怎樣為新的初創(chuàng)或是成熟的設計公司提供完整的工藝配套方案，這是臺積電一直以來的專長，我們也會一直在中國市場繼續(xù)努力。”
在消費類、電動汽車等眾多方面，臺積電與多數(shù)中國企業(yè)持續(xù)推進合作。在合規(guī)范圍下，我們將持續(xù)地跟國內(nèi)客戶合作，一如既往的提供所需的技術和服務。

針對2024年第三季度財報表現(xiàn)出，臺積電在先進技術上營收較好，在成熟工藝方面，羅鎮(zhèn)球表示，晶圓廠的增加與擴建使得供給側遠大于需求側，因此先進工藝在28nm以下的訂單量會有多余產(chǎn)能，但成熟工藝方面，我們已經(jīng)與客戶合作，提供客制化解決方案，以特殊工藝提升加強競爭力，為客戶提供長期價值。

羅鎮(zhèn)球表示，中國的IC設計業(yè)無論是政策支持、能力提升、企業(yè)數(shù)量增加還是產(chǎn)品線的拓寬都取得了長足的進步。整個IC設計業(yè)的成長還是很不錯的，尤其是消費電子、汽車、物聯(lián)網(wǎng)等領域有著廣泛的應用市場，發(fā)展空間廣闊。

榮芯半導體是國內(nèi)率先引入社會化資本建設運營的12英寸半導體制造代工廠，專注于180納米至28納米的成熟制程特色工藝。榮芯半導體市場營銷副總經(jīng)理沈亮表示，實際上榮芯是一步步攻克技術難關，在每一個制程都投入了大量的研發(fā)。

以55納米成熟制程為例，當為55納米添加感光二極管時，就可生產(chǎn)CIS芯片；如果為55納米制程添加HV技術，那么可以制作出DDIC或TDDI。55納米制程結合特定的Core Device、5VDevice和LDMOS時，就可生產(chǎn)BCD技術的PMIC芯片。

榮芯在成熟節(jié)點打造特色工藝技術，實現(xiàn)更好的性能更低的成本，讓客戶更容易導入和上量，這是榮芯為客戶提供的價值所在。

榮芯雖然入局較晚，但能夠充分利用后發(fā)優(yōu)勢。“我們選擇在每一個新平臺里先按照業(yè)界主流方式做一個解決方案，吸引客戶用最小的投入量產(chǎn)產(chǎn)品，一旦客戶了解了榮芯的研發(fā)、運營、質(zhì)量管控和商務服務等以后，我們再疊加自身對市場客戶和產(chǎn)品的理解，通過迭代形成自己的護城河，建立客戶黏性，這是榮芯長期的競爭優(yōu)勢。”沈亮說。

在應用領域方面，榮芯半導體為了保證產(chǎn)能盡快拉升，第一步還是以消費類市場為主，同時開始對工業(yè)和汽車領域布局規(guī)劃。“榮芯半導體的半導體溫度等級標準已經(jīng)達到105攝氏度，能夠滿足一般車規(guī)工藝水準。同時，公司今年已經(jīng)啟動了IATF-16969的汽車質(zhì)量管理體系認證，計劃明年獲得認證。下一步，榮芯半導體將找到核心戰(zhàn)略客戶，與他們集中合作開發(fā)汽車產(chǎn)品，并通過合作進一步推進如AEC-Q100等更高等級的車規(guī)級認證。”

對于公司發(fā)展，榮芯制定了三步走的戰(zhàn)略。第一階段從拍下德淮半導體資產(chǎn)到快速量產(chǎn)，如今已經(jīng)基本達成目標；第二階段的發(fā)展，淮安廠和寧波廠能夠滿產(chǎn)，達到一定規(guī)模，可以自負盈虧，并開啟第三個工廠的建設；第三階段，實現(xiàn)第三乃至第四個工廠滿載。