傳統(tǒng)的全芯片 ATPG 正日漸衰退，對(duì)于許多現(xiàn)有的和未來的集成芯片器件來說，一項(xiàng)主要挑戰(zhàn)就是如何為龐大數(shù)量的設(shè)計(jì)創(chuàng)建測(cè)試圖案。對(duì)于有百萬門甚至數(shù)億門的設(shè)計(jì)，傳統(tǒng)上等到設(shè)計(jì)完成再創(chuàng)建測(cè)試圖案的方法是不切實(shí)際的，產(chǎn)生所有這些圖案需要龐大的計(jì)算能力和相當(dāng)多的時(shí)間。分層可測(cè)試性設(shè)計(jì)通過在區(qū)塊或內(nèi)核上完成了 DFT 插入和圖案生成解決了這個(gè)問題。這大大減少了圖案生成時(shí)間和所需的計(jì)算資源。它還能讓你在設(shè)計(jì)過程中提前完成大部分 DFT 和圖案生成，從而大幅提高可預(yù)測(cè)性并降低風(fēng)險(xiǎn)。本文將介紹分層 DFT 流程的：插入掃描包裝器 （Wrapper）、為內(nèi)核生成灰盒圖像，將內(nèi)核級(jí)圖案重定向到集成芯片頂層的簡(jiǎn)單映射步驟。

二、為什么即插即用是合理的？

即插即用這種方法帶來的一個(gè)重要好處就是，在設(shè)計(jì)過程中你可以在內(nèi)核層面提前完成所有工作。這降低了許多類型的風(fēng)險(xiǎn)，因?yàn)槿魏螁栴}都可以提前解決，讓最終芯片測(cè)試架構(gòu)和結(jié)果變得更可預(yù)見。在內(nèi)核層面做更多的測(cè)試工作還能讓各單獨(dú)的開發(fā)團(tuán)隊(duì)獨(dú)立工作，然后向做芯片集成工作的同事交付標(biāo)準(zhǔn)的 DFT 操作和測(cè)試圖案等數(shù)據(jù)。此外，一旦設(shè)計(jì)和圖案數(shù)據(jù)完成，同樣的數(shù)據(jù)可以被重新用于任何使用該內(nèi)核的芯片設(shè)計(jì)。即插即用方法同樣非常靈活。如果設(shè)計(jì)出現(xiàn)問題，需要進(jìn)行工程更改（ECO），那么只需要對(duì)進(jìn)行ECO的內(nèi)核重新生成測(cè)試圖案。

三、使用包裝器鏈打造獨(dú)立內(nèi)核

分層和內(nèi)核的即插即用方法的基本要求之一是，確保每個(gè)內(nèi)核可以獨(dú)立進(jìn)行測(cè)試。DFT 工具可以從內(nèi)核IO開始，并橫穿內(nèi)核邏輯直到找到第一個(gè)寄存器，然后將其包括在包裝器鏈中。這些單元由于同時(shí)執(zhí)行功能性任務(wù)和測(cè)試任務(wù)，因而被稱為共享包裝器單元。許多設(shè)計(jì)包含寄存器IO，這樣進(jìn)出內(nèi)核的信號(hào)的時(shí)序能得到很好地確定。這使包裝器插入變得非常簡(jiǎn)單。

包裝器鏈同時(shí)還支持頂層IC建模和規(guī)則檢查。一旦包裝器鏈被插入，DFT 工具程序可以分析任何內(nèi)核，并找出IO和包裝器鏈之間存在什么樣的邏輯。利用該邏輯，內(nèi)核的部分圖像被寫出，我們稱之為灰盒（圖1）。灰盒被用來驗(yàn)證內(nèi)核在頂層的連接是否正確（設(shè)計(jì)規(guī)則檢查），同時(shí)也被用來創(chuàng)建各種內(nèi)核之間的簡(jiǎn)單互連測(cè)試。

圖1：當(dāng)掃描鏈插入內(nèi)核，包裝器鏈的結(jié)構(gòu)允許將內(nèi)核隔離為一個(gè)完整的包裝器內(nèi)核，如左圖所示。右圖顯示了一個(gè)灰盒模型，其中頂層測(cè)試只需要內(nèi)核IO和包裝器鏈之間的邏輯。

圖1：當(dāng)掃描鏈插入內(nèi)核，包裝器鏈的結(jié)構(gòu)允許將內(nèi)核隔離為一個(gè)完整的包裝器內(nèi)核，如左圖所示。右圖顯示了一個(gè)灰盒模型，其中頂層測(cè)試只需要內(nèi)核IO和包裝器鏈之間的邏輯。

四、內(nèi)核層面的模式生成

分層DFT的優(yōu)點(diǎn)是，內(nèi)核DFT和 ATPG 的進(jìn)行能夠完全獨(dú)立于其他內(nèi)核（圖2）。即便 IO 值未知，包裝器鏈也能使 ATPG 實(shí)現(xiàn)高覆蓋率。ATPG 工具只需要得到測(cè)試圖形將重定向的指示，這樣未知值就可以通過IO賦值，同時(shí)恰當(dāng)?shù)臄?shù)據(jù)被存出來，這些恰當(dāng)?shù)臄?shù)據(jù)包括需要在IC頂層驗(yàn)證的任何時(shí)鐘或被約束引腳。

圖2：利用分層測(cè)試方法，所有區(qū)塊的 ATPG 工作可以在各內(nèi)核上獨(dú)立完成。

五、將內(nèi)核測(cè)試圖案重定向并整合到頂層

分層 DFT 方法可以便捷地實(shí)現(xiàn)頂層IC的測(cè)試圖案整合。第一步是執(zhí)行一些基本的DFT設(shè)計(jì)規(guī)則檢查（DRC）。完成這一步只需要有頂層網(wǎng)表和所有內(nèi)核的灰盒模型（圖3）。分層DFT方法常常使用IC 層測(cè)試訪問機(jī)制（TAM），將芯片的IO定向到需要測(cè)試的特殊區(qū)塊或區(qū)塊組。它既可以簡(jiǎn)單到只需要幾個(gè)多路復(fù)用器，也可以復(fù)雜得多。復(fù)用的內(nèi)核通常有并聯(lián)廣播到所有內(nèi)核的輸入信道，這樣從一套輸入信道就得到同樣的測(cè)試。我們比較建議將TAM建立在 IJTAG 的基礎(chǔ)上，因?yàn)镮JTAG是一個(gè)非常廣泛而靈活的標(biāo)準(zhǔn)，也最適用于即插即用。

圖3：模式重定向需要獨(dú)立生成的內(nèi)核測(cè)試圖案，并對(duì)其進(jìn)行重新定向，使之可以從IC層執(zhí)行。這張圖顯示了被重定向并整合的三個(gè)內(nèi)核測(cè)試圖案，使其并行執(zhí)行。對(duì)于一個(gè)典型的 IC來講，會(huì)有一些區(qū)塊的測(cè)試圖案被整合，而另一部分區(qū)塊需要被放到另一階段進(jìn)行測(cè)試。

圖3：模式重定向需要獨(dú)立生成的內(nèi)核測(cè)試圖案，并對(duì)其進(jìn)行重新定向，使之可以從IC層執(zhí)行。這張圖顯示了被重定向并整合的三個(gè)內(nèi)核測(cè)試圖案，使其并行執(zhí)行。對(duì)于一個(gè)典型的 IC來講，會(huì)有一些區(qū)塊的測(cè)試圖案被整合，而另一部分區(qū)塊需要被放到另一階段進(jìn)行測(cè)試。

分層方法的最后一步是生成測(cè)試各內(nèi)核之間互連的IC層測(cè)試圖案。灰盒模型在這里被應(yīng)用。它是設(shè)計(jì)后期的 ATPG 步驟，因?yàn)樗袃?nèi)核設(shè)計(jì)和 TAM 首先必須在此之前完成。

六、下一步是什么？

分層 DFT的掃描和包裝器插入、灰盒生成和測(cè)試圖案重定向等基本特性為許多設(shè)計(jì)提供了一個(gè)顯著優(yōu)勢(shì)。但是選擇哪些模塊并行測(cè)試，哪些串行測(cè)試，使測(cè)試效率得到優(yōu)化還需要很多做很多工作。有效的頂層規(guī)劃要求一些內(nèi)核測(cè)試圖案信息必須是有效的。與幫助確定最佳壓縮配置的壓縮分析的功能類似，頂層TAM規(guī)劃在內(nèi)核設(shè)計(jì)可用時(shí)更為高效。針對(duì)這個(gè)問題正在開發(fā)的方法之一是將IC信道帶寬動(dòng)態(tài)分配給各個(gè)內(nèi)核。這樣的話，在設(shè)計(jì)TAM前就不需要知道內(nèi)核測(cè)試圖案的性質(zhì)。此外，動(dòng)態(tài)分配掃描信道將減少整個(gè)測(cè)試圖案集的大小。

七、報(bào)告總結(jié)

分層DFT方法正在被許多設(shè)計(jì)所采用，它顯著加快了 ATPG 的速度，降低了工作站的規(guī)模。這對(duì)于數(shù)億門或以上的超大規(guī)模設(shè)計(jì)來說至關(guān)重要。分層DFT 的另一大優(yōu)點(diǎn)是它很大程度上改進(jìn)了工序，帶來了即插即用的便利。因此，只要內(nèi)核設(shè)計(jì)完成，那么更多的DFT和 ATPG 工作可以在設(shè)計(jì)周期的更早階段進(jìn)行，這些都有利于降低風(fēng)險(xiǎn)、提高可預(yù)見性、以及后期的 ECO。