女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

時(shí)序約束實(shí)操

XL FPGA技術(shù)交流 ? 來(lái)源:XL FPGA技術(shù)交流 ? 作者:XL FPGA技術(shù)交流 ? 2024-04-28 18:36 ? 次閱讀

易靈思提供了相關(guān)時(shí)序約束的PPT,內(nèi)容非常全面,但是我們還是發(fā)現(xiàn)很多客戶在使用Efinity時(shí),時(shí)序約束存在很多問(wèn)題。

添加約束

添加約束的目的是為了告訴FPGA你的設(shè)計(jì)指標(biāo)及運(yùn)行情況。在上面的生成約束之后,在Resultàxx.sdc中提供約束參考(請(qǐng)注意該文件不能直接添加到工程中,需要熱復(fù)制到別的指定目錄或者新建自己的SDC文件添加到工程)。

c5883582-0365-11ef-b759-92fbcf53809c.png

編譯完成之后可以查看時(shí)序報(bào)告,也可以通過(guò)routingàxx.timing.rpt來(lái)查看路徑詳細(xì)延時(shí)信息,如果想查看更可以通過(guò)指令來(lái)打印或者通過(guò)print_critical_path來(lái)控制打印的路徑數(shù)量 。

時(shí)鐘約束

(1)通過(guò)IO輸入的gclk。

如下圖,因?yàn)闀r(shí)鐘是通過(guò)外部IO輸入的,所以FPGA并不知道這個(gè)時(shí)鐘頻率是多少。打開(kāi).pt.sdc可以看到提供相關(guān)約束參考。

c5a60440-0365-11ef-b759-92fbcf53809c.png

我們只需要補(bǔ)充相關(guān)的時(shí)鐘周期即可以使用。

c5dc2ec6-0365-11ef-b759-92fbcf53809c.png

比如,我們要約束adc_clk_in為100M:

create_clock-period10.000[get_ports{adc_clk_in}]

(2)PLL的輸出的時(shí)鐘約束。

因?yàn)镻LL的輸入輸出頻率都是設(shè)置好的,所以軟件可以檢測(cè)到。如下圖,輸入輸出時(shí)鐘頻率都是30MHz.

c5ef31ec-0365-11ef-b759-92fbcf53809c.png

在pt.sdc文件中會(huì)提供相應(yīng)的約束 。

create_clock -period 33.3333 pll_inst1_CLKOUT0

在時(shí)鐘約束完成之后,可以查看Routing -->.timing.rpt文件中所有的時(shí)鐘是否都進(jìn)行了完整的約束 。

c6117f9a-0365-11ef-b759-92fbcf53809c.png

IO約束

首先我們要了解易靈思的架構(gòu)是core和interface分開(kāi)的,相對(duì)于core,interface內(nèi)部的GPIO,LVDS,JTAG及其它都是外設(shè)。所以所有針對(duì)于input_delay和outpu_delay的約束都是針對(duì)于interface的。至于FPGA對(duì)于我們平時(shí)理解的外設(shè),比如FPGA外部連接一片AD/DA,這種是沒(méi)有辦法約束的。

c63cd6e0-0365-11ef-b759-92fbcf53809c.png

在pt.sdc文件中可以看到關(guān)于set_input_delay和set_output_delay的約束??梢钥吹接行┘s束是已經(jīng)屏蔽,那是因?yàn)樘砑拥腎O沒(méi)有打開(kāi)寄存器。

c6646bba-0365-11ef-b759-92fbcf53809c.png

如下圖,易靈思建議把所有IO都添加上IO寄存器

c6823da2-0365-11ef-b759-92fbcf53809c.png

有的客戶會(huì)有疑問(wèn),clock的PIN Name是什么?其實(shí)就是與core內(nèi)連接的寄存器用什么時(shí)鐘,interface中就用什么時(shí)鐘。

c699bf86-0365-11ef-b759-92fbcf53809c.png

(3)跨時(shí)鐘域約束

在保證程序上對(duì)跨時(shí)鐘域做了處理之后,約束上要對(duì)跨時(shí)鐘進(jìn)行約束 。跨時(shí)鐘約束的語(yǔ)法是set_clock_groups或者set_false_path,關(guān)于用于網(wǎng)上很多,可以自行查找。

set_clock_groups -asynchronous -group {jtag_inst1_TCK jtag_inst1_DRCK}

在所有時(shí)鐘約束完成之后要保證時(shí)序報(bào)告的slack都為正值。

c6b776c0-0365-11ef-b759-92fbcf53809c.png

編譯完成之后可以查看時(shí)序報(bào)告,也可以通過(guò)routingàxx.timing.rpt來(lái)查看路徑詳細(xì)延時(shí)信息

如果時(shí)序上還有違例,在result--> Routing-->timing.rpt文件中查看具體的路徑。根據(jù)路徑來(lái)解決具體的時(shí)序問(wèn)題。

c6d31506-0365-11ef-b759-92fbcf53809c.png

如果想查看更可以通過(guò)指令來(lái)打印或者通過(guò)print_critical_path來(lái)控制打印的路徑數(shù)量 。

c6f496cc-0365-11ef-b759-92fbcf53809c.png

也可以通過(guò)report_timing來(lái)報(bào)告具體的時(shí)序路徑及數(shù)量。

c71631ba-0365-11ef-b759-92fbcf53809c.png

先打開(kāi)Tcl CommandConsole,如果Show/Hide Tcl commandConsole是灰色的,要先點(diǎn)擊Load Place and Route Data加載布局和布線的數(shù)據(jù)。

c7318776-0365-11ef-b759-92fbcf53809c.png

打開(kāi)Tcl commandconsolel,使用report_timing命令來(lái)查看需要的路徑。

c7515286-0365-11ef-b759-92fbcf53809c.png

具體report_timing的用法,請(qǐng)參考EfinityTiming Closure UserGuide.pdf。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21957

    瀏覽量

    614046
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    881

    瀏覽量

    136041
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1879

    瀏覽量

    132839
  • 時(shí)序約束
    +關(guān)注

    關(guān)注

    1

    文章

    118

    瀏覽量

    13622
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Air8000 Wi-Fi功能實(shí)指南:固件升級(jí)與網(wǎng)絡(luò)配置步驟!

    若您計(jì)劃使用Air8000的無(wú)線網(wǎng)絡(luò)功能,請(qǐng)按以下步驟操作,完成全部步驟后方可正常使用??炜鞂W(xué)起來(lái)吧~ 一、Air8000升級(jí)Wi-Fi實(shí)要點(diǎn) ? 本文以Air8000核心板為例,采用串口線刷方式
    的頭像 發(fā)表于 05-28 15:48 ?139次閱讀
    Air8000 Wi-Fi功能<b class='flag-5'>實(shí)</b><b class='flag-5'>操</b>指南:固件升級(jí)與網(wǎng)絡(luò)配置步驟!

    西門(mén)子再收購(gòu)EDA公司 西門(mén)子宣布收購(gòu)Excellicon公司 時(shí)序約束工具開(kāi)發(fā)商

    精彩看點(diǎn) 此次收購(gòu)將幫助系統(tǒng)級(jí)芯片 (SoC) 設(shè)計(jì)人員通過(guò)經(jīng)市場(chǎng)檢驗(yàn)的時(shí)序約束管理能力來(lái)加速設(shè)計(jì),并提高功能約束和結(jié)構(gòu)約束的正確性 ? 西門(mén)子宣布 收購(gòu) Excellicon 公司
    的頭像 發(fā)表于 05-20 19:04 ?572次閱讀
    西門(mén)子再收購(gòu)EDA公司  西門(mén)子宣布收購(gòu)Excellicon公司  <b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>工具開(kāi)發(fā)商

    求助 有那些機(jī)構(gòu) 有關(guān)于 GB/T 4706.1 國(guó)標(biāo)的實(shí)培訓(xùn)

    求助 有那些機(jī)構(gòu) 有關(guān)于 GB/T 4706.1 國(guó)標(biāo)的實(shí)培訓(xùn)
    發(fā)表于 04-30 16:20

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_groups命令可以使
    的頭像 發(fā)表于 04-23 09:50 ?291次閱讀
    FPGA<b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>之設(shè)置時(shí)鐘組

    數(shù)字調(diào)音臺(tái)實(shí)講解

    電子發(fā)燒友網(wǎng)站提供《數(shù)字調(diào)音臺(tái)實(shí)講解.pdf》資料免費(fèi)下載
    發(fā)表于 03-26 14:18 ?3次下載

    【北京迅為】iTOP-RK3568開(kāi)發(fā)板鴻蒙OpenHarmony系統(tǒng)南向驅(qū)動(dòng)開(kāi)發(fā)實(shí)-HDF驅(qū)動(dòng)配置UART

    【北京迅為】iTOP-RK3568開(kāi)發(fā)板鴻蒙OpenHarmony系統(tǒng)南向驅(qū)動(dòng)開(kāi)發(fā)實(shí)-HDF驅(qū)動(dòng)配置UART
    的頭像 發(fā)表于 03-25 11:02 ?569次閱讀
    【北京迅為】iTOP-RK3568開(kāi)發(fā)板鴻蒙OpenHarmony系統(tǒng)南向驅(qū)動(dòng)開(kāi)發(fā)<b class='flag-5'>實(shí)</b><b class='flag-5'>操</b>-HDF驅(qū)動(dòng)配置UART

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序
    的頭像 發(fā)表于 03-24 09:44 ?2612次閱讀
    一文詳解Vivado<b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>

    北京迅為iTOP-RK3568開(kāi)發(fā)板OpenHarmony系統(tǒng)南向驅(qū)動(dòng)開(kāi)發(fā)實(shí)-HDF驅(qū)動(dòng)配置LED

    北京迅為iTOP-RK3568開(kāi)發(fā)板OpenHarmony系統(tǒng)南向驅(qū)動(dòng)開(kāi)發(fā)實(shí)-HDF驅(qū)動(dòng)配置LED
    的頭像 發(fā)表于 03-14 14:41 ?494次閱讀
    北京迅為iTOP-RK3568開(kāi)發(fā)板OpenHarmony系統(tǒng)南向驅(qū)動(dòng)開(kāi)發(fā)<b class='flag-5'>實(shí)</b><b class='flag-5'>操</b>-HDF驅(qū)動(dòng)配置LED

    新手必看!SMA 插頭 PCB 原理圖連接實(shí)指南

    通過(guò)以上詳細(xì)的步驟和注意事項(xiàng),新手朋友們就能順利完成 SMA 插頭與 PCB 原理圖的連接操作。在實(shí)際操作中,要多動(dòng)手練習(xí),每次操作后及時(shí)總結(jié)經(jīng)驗(yàn)教訓(xùn),不斷提升自己的操作技能。希望這篇實(shí)指南能成為大家電子工程學(xué)習(xí)道路上的得力助手,幫助大家攻克 SMA 插頭連接這一難關(guān)
    的頭像 發(fā)表于 02-07 10:43 ?1395次閱讀
    新手必看!SMA 插頭 PCB 原理圖連接<b class='flag-5'>實(shí)</b><b class='flag-5'>操</b>指南

    hyper v for win10,hyper v for win10的實(shí)流程,hyper-v批量管理工具的使用指南

    。批量管理虛擬機(jī)能夠?qū)崿F(xiàn)對(duì)在線預(yù)訂平臺(tái)的快速部署和靈活調(diào)整,提高平臺(tái)的穩(wěn)定性和響應(yīng)速度,提升游客的預(yù)訂體驗(yàn)。接下來(lái)和大家一起探索hypervforwin10的實(shí)流程。 ? ?hypervforwin10的實(shí)
    的頭像 發(fā)表于 02-05 11:07 ?307次閱讀
    hyper v for win10,hyper v for win10的<b class='flag-5'>實(shí)</b><b class='flag-5'>操</b>流程,hyper-v批量管理工具的使用指南

    hyper 網(wǎng)卡,hyper 網(wǎng)卡的實(shí)流程,hyper-v批量管理工具的使用指南

    行業(yè)對(duì)高效配送的需求。批量管理虛擬機(jī)能夠?qū)崿F(xiàn)對(duì)物流業(yè)務(wù)系統(tǒng)的快速部署和靈活調(diào)整,提高配送調(diào)度的效率,降低運(yùn)營(yíng)成本,提升物流服務(wù)質(zhì)量。接下來(lái)和大家一起探索hyper網(wǎng)卡的實(shí)流程。 ? ?hyper網(wǎng)卡的實(shí)
    的頭像 發(fā)表于 02-05 10:29 ?384次閱讀
    hyper 網(wǎng)卡,hyper 網(wǎng)卡的<b class='flag-5'>實(shí)</b><b class='flag-5'>操</b>流程,hyper-v批量管理工具的使用指南

    termius 中文,termius 中文的實(shí)步驟,linux服務(wù)器遠(yuǎn)程連接的實(shí)用教程

    知識(shí)付費(fèi)平臺(tái)多元,課程資源服務(wù)器知識(shí)寶藏。用戶遠(yuǎn)程購(gòu)買(mǎi)學(xué)習(xí),講師持續(xù)更新內(nèi)容。求知之路永不止步,智慧財(cái)富借遠(yuǎn)程共享雙贏,推動(dòng)知識(shí)經(jīng)濟(jì)前行。本文將和大家一起探索termius中文的實(shí)步驟以及
    的頭像 發(fā)表于 12-18 13:43 ?683次閱讀
    termius 中文,termius 中文的<b class='flag-5'>實(shí)</b><b class='flag-5'>操</b>步驟,linux服務(wù)器遠(yuǎn)程連接的實(shí)用教程

    時(shí)序約束一主時(shí)鐘與生成時(shí)鐘

    的輸出,對(duì)于Ultrascale和Ultrascale+系列的器件,定時(shí)器會(huì)自動(dòng)地接入到GT的輸出。 1.2 約束設(shè)置格式 主時(shí)鐘約束使用命令create_clock進(jìn)行創(chuàng)建,進(jìn)入Timing
    的頭像 發(fā)表于 11-29 11:03 ?1232次閱讀
    <b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>一主時(shí)鐘與生成時(shí)鐘

    實(shí)文檔】在智能硬件的大模型語(yǔ)音交互流程中接入RAG知識(shí)庫(kù)

    就不講太多了,這里實(shí)用CSK6大模型開(kāi)發(fā)板接入自建的空調(diào)產(chǎn)品手冊(cè)知識(shí)庫(kù)演示接入過(guò)程,只要對(duì)照文檔步驟就可以完成操作。操作過(guò)程中遇到問(wèn)題,也可以參考后半部分的排錯(cuò)流程來(lái)定位和解決問(wèn)題。
    發(fā)表于 09-29 17:12

    深度解析FPGA中的時(shí)序約束

    建立時(shí)間和保持時(shí)間是FPGA時(shí)序約束中兩個(gè)最基本的概念,同樣在芯片電路時(shí)序分析中也存在。
    的頭像 發(fā)表于 08-06 11:40 ?1243次閱讀
    深度解析FPGA中的<b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>