女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

晶圓到晶圓混合鍵合的前景和工藝流程

芯長征科技 ? 來源:半導(dǎo)體行業(yè)觀察 ? 2024-02-22 09:42 ? 次閱讀

3D集成是實(shí)現(xiàn)多芯片異構(gòu)集成解決方案的關(guān)鍵技術(shù),是業(yè)界對(duì)系統(tǒng)級(jí)更高功耗、性能、面積和成本收益需求的回應(yīng)。3D 堆疊正在電子系統(tǒng)層次結(jié)構(gòu)的不同級(jí)別(從封裝級(jí)到晶體管級(jí))引入。因此,多年來已經(jīng)開發(fā)出多種 3D 互連技術(shù),涵蓋各種互連間距(從毫米到小于 100 納米)并滿足不同的應(yīng)用需求。這種“3D 互連景觀”如下圖所示。形勢是高度動(dòng)態(tài)的,每種技術(shù)都會(huì)及時(shí)擴(kuò)展到更小的互連間距。

在該技術(shù)“譜系”接近尾聲時(shí),我們發(fā)現(xiàn)了晶圓間混合鍵合,有望實(shí)現(xiàn)高互連密度和小互連寄生效應(yīng)。這種“混合”銅對(duì)銅和電介質(zhì)對(duì)電介質(zhì)鍵合技術(shù)使用銅鑲嵌技術(shù)來定義鍵合表面,可能允許非常精細(xì)的間距縮放。

f6f8f9f0-d122-11ee-a297-92fbcf53809c.jpg

直到最近,晶圓間混合鍵合的大批量制造主要局限于信號(hào)處理電路層上的堆疊圖像傳感器領(lǐng)域。最近,該技術(shù)被用于在 3D NAND 層之上集成 CMOS 外圍電路。這些商業(yè)應(yīng)用利用了該技術(shù)每平方毫米集成一百萬個(gè)互連的能力,這是通過約 1μm 的緊密銅互連間距實(shí)現(xiàn)的。該技術(shù)的另一個(gè)優(yōu)點(diǎn)是能夠“混合搭配”不同的材料和功能以及不同代的 CMOS 技術(shù)。

在未來的幾年里,我們預(yù)計(jì)應(yīng)用領(lǐng)域?qū)@著擴(kuò)大。借助系統(tǒng)技術(shù)協(xié)同優(yōu)化 ( STCO ),電路分區(qū)將發(fā)生在設(shè)計(jì)層次結(jié)構(gòu)的更低級(jí)別 - 考慮電路塊甚至標(biāo)準(zhǔn)單元。我們看到了邏輯存儲(chǔ)器應(yīng)用的首次發(fā)布——例如邏輯之上的 SRAM——這一直是開發(fā)先進(jìn)晶圓到晶圓混合鍵合技術(shù)的主要驅(qū)動(dòng)力之一。

為了在這些情況下充分發(fā)揮晶圓間混合鍵合的潛力,研究人員必須成功地將互連間距縮小到遠(yuǎn)低于 1μm。

當(dāng)今的晶圓到晶圓混合鍵合工藝流程從兩個(gè)經(jīng)過完全處理的 300mm 晶圓開始,具有完整的前端生產(chǎn)線 (FEOL) 和后端生產(chǎn)線 (BEOL)。該流程的第一部分類似于片上BEOL 鑲嵌工藝,其中在鍵合電介質(zhì)中蝕刻出小空腔 - 主要使用SiO?。空腔填充有阻擋金屬、晶種和銅。

接下來是化學(xué)機(jī)械拋光 ( CMP ) 步驟,該步驟針對(duì)晶圓間的高均勻性進(jìn)行了優(yōu)化,以產(chǎn)生極其平坦的電介質(zhì)表面,同時(shí)為銅焊盤實(shí)現(xiàn)幾納米的凹槽。精確對(duì)準(zhǔn)后,通過使晶圓在晶圓中心接觸,在室溫下進(jìn)行兩個(gè)晶圓的實(shí)際接合。拋光的晶圓表面粘附會(huì)產(chǎn)生強(qiáng)大的晶圓間吸引力,從而產(chǎn)生鍵合波,從而封閉從中心到邊緣的晶圓間間隙。在該室溫鍵合步驟之后,晶片在更高的溫度下退火以獲得永久的電介質(zhì)-電介質(zhì)和銅-銅鍵合。

隨著應(yīng)用領(lǐng)域的擴(kuò)展,更先進(jìn)的混合鍵合實(shí)現(xiàn)不斷涌現(xiàn)。如前所述,目前的趨勢是使鍵合工藝越來越靠近前端,以實(shí)現(xiàn)邏輯疊邏輯或存儲(chǔ)器邏輯疊層等功能。這不僅需要更精細(xì)的互連間距,而且還需要在鍵合步驟之后進(jìn)行更多的后處理。

一個(gè)非常具體的例子是背面供電網(wǎng)絡(luò) (BSPDN),其中晶圓間鍵合是關(guān)鍵步驟。在 BSPDN 處理中,第一個(gè)晶圓的正面被鍵合到載體晶圓上。然后減薄第一片晶圓的背面,并通過 n-TSV 圖案化、金屬填充和背面金屬化完成該工藝。在此示例中,BEOL 處理的一部分(即集成用于電力傳輸?shù)摹白顚挕被ミB線)是在晶圓鍵合工藝之后執(zhí)行的。

這些應(yīng)用提出了更嚴(yán)格的擴(kuò)展需求,對(duì)當(dāng)前的工藝流程提出了挑戰(zhàn)。主要缺陷涉及銅對(duì)銅的對(duì)準(zhǔn)精度、鍵合前的晶圓純度和拓?fù)浣Y(jié)構(gòu),以及小互連間距下電介質(zhì)和銅焊盤的鍵合強(qiáng)度。

在 2023 年 IEEE 國際電子設(shè)備會(huì)議 (IEDM 2023) 上,imec 報(bào)告了一些重要?jiǎng)?chuàng)新,這些創(chuàng)新為前所未有的400nm 互連間距鋪平了道路。這項(xiàng)工作是一項(xiàng)綜合研究的結(jié)果,該研究檢查了晶圓間混合鍵合的各個(gè)方面。

01設(shè)計(jì)改進(jìn)以補(bǔ)償縮放和對(duì)齊限制

Imec研究人員首次提出了一種采用六邊形網(wǎng)格和圓形銅墊的 test vehicle design ,而不是傳統(tǒng)的方形網(wǎng)格和方形或圓形墊設(shè)計(jì)。新設(shè)計(jì)具有多項(xiàng)優(yōu)點(diǎn)。它允許銅焊盤以盡可能最密集的方式封裝,所有相鄰焊盤之間的距離相等。因此,隨著進(jìn)一步縮放,這種配置使得更容易控制銅焊盤密度,同時(shí)最大化銅焊盤尺寸和間距。該團(tuán)隊(duì)還在研究使用相等或不相等焊盤設(shè)計(jì)的影響。在后一種情況下,頂部晶圓的臨界銅焊盤尺寸設(shè)計(jì)得比底部晶圓更小。不等焊盤設(shè)計(jì)具有一些優(yōu)點(diǎn),包括更顯著的鍵合重疊公差、更低的寄生電容以及在小互連間距下更高的介電擊穿強(qiáng)度。

02表面形貌的精確控制

在兩個(gè)晶圓鍵合之前,兩個(gè)晶圓的表面必須極其平坦和清潔,以實(shí)現(xiàn)可靠的混合鍵合工藝。因此,CMP 是一個(gè)要求非常高的工藝步驟。它還確保了銅焊盤的均勻 凹進(jìn),這意味著銅在鍵合之前保留在介電表面下方幾納米處。這是在退火后獲得無空隙接合所必需的。通過在布局設(shè)計(jì)中將先進(jìn)的 CMP 工藝與虛擬焊盤相結(jié)合,研究人員成功地精確控制了整個(gè)晶圓上的銅焊盤高度和表面拓?fù)洹?/p>

03SiCN 電介質(zhì)具有更好的粘合強(qiáng)度和可擴(kuò)展性

imec 此前提出SiCN 作為小互連間距的首選電介質(zhì)。與SiO?表面相比,SiCN 表面表現(xiàn)出更高的鍵合能,這意味著需要更多的能量來破壞鍵合。此外,SiCN 還可作為 Cu 和晶圓鈍化層的擴(kuò)散阻擋層,阻止氣體擴(kuò)散,從而形成熱穩(wěn)定性更高的鍵合界面。當(dāng)縮小混合鍵合互連間距時(shí),這些特性變得越來越重要。基于納米壓痕(一種評(píng)估結(jié)合強(qiáng)度的新興技術(shù))的測量證實(shí),SiCN-SiCN 結(jié)合強(qiáng)度顯著優(yōu)于 SiO?-SiO?結(jié)合強(qiáng)度。只需 250°C 的鍵合后退火即可獲得高鍵合強(qiáng)度,并且在更高溫度下不會(huì)降低。

上述見解用于執(zhí)行先進(jìn)的晶圓到晶圓 Cu/SiCN 鍵合工藝。實(shí)際的鍵合是使用配備先進(jìn)對(duì)準(zhǔn)功能的商業(yè)高質(zhì)量晶圓鍵合機(jī)進(jìn)行的,這是該工藝成功的關(guān)鍵工具。300 毫米晶圓成功鍵合,產(chǎn)生了前所未有的400 納米間距的銅互連線。

f703d492-d122-11ee-a297-92fbcf53809c.jpg

f7133a54-d122-11ee-a297-92fbcf53809c.jpg

結(jié)果表明,成功控制了 Cu/SiCN 表面形貌、精確對(duì)準(zhǔn)(導(dǎo)致覆蓋層厚度低于 150nm)以及良好的電氣性能(即低單接觸電阻)。

f7195ed4-d122-11ee-a297-92fbcf53809c.jpg

該團(tuán)隊(duì)還首次研究了鍵合覆蓋層與可靠性(即介電擊穿和良率)之間的關(guān)系。結(jié)果證實(shí),在小互連間距下,不均勻設(shè)計(jì)的銅焊盤比相同的焊盤具有更高的介電擊穿強(qiáng)度。該團(tuán)隊(duì)還得出結(jié)論,對(duì)于這些 400nm 互連間距,覆蓋層控制需要小于 100nm,才能在大批量制造中獲得足夠的良率。因此,滿足未來3D-SOC設(shè)計(jì)的需求對(duì)下一代晶圓鍵合設(shè)備的疊合精度提出了嚴(yán)格的要求。

晶圓間混合鍵合已成為一種很有前景的 3D 集成技術(shù),可實(shí)現(xiàn)不斷增加的 I/O 密度以及功能芯片之間更高效的連接。為了實(shí)現(xiàn)邏輯存儲(chǔ)器等應(yīng)用(其中晶圓間鍵合發(fā)生在靠近前端的位置),必須將銅互連間距的縮放推至其最終極限。網(wǎng)格設(shè)計(jì)的改進(jìn)、表面形貌的增強(qiáng)控制、SiCN作為電介質(zhì)的使用、對(duì)鍵合機(jī)制的基本理解以及改進(jìn)的覆蓋控制被認(rèn)為是在400nm(及以下)實(shí)現(xiàn)電氣功能和可靠的Cu互連的關(guān)鍵推動(dòng)因素。這些結(jié)果為開發(fā)未來具有更小互連間距的晶圓間鍵合工藝奠定了基礎(chǔ)。

轉(zhuǎn)載:半導(dǎo)體行業(yè)觀察

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    459

    文章

    52205

    瀏覽量

    436457
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    5125

    瀏覽量

    129185
  • 鍵合
    +關(guān)注

    關(guān)注

    0

    文章

    78

    瀏覽量

    8062

原文標(biāo)題:混合鍵合,重要突破

文章出處:【微信號(hào):芯長征科技,微信公眾號(hào):芯長征科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    級(jí)封裝的工藝流程詳解

    承載系統(tǒng)是指針對(duì)背面減薄進(jìn)行進(jìn)一步加工的系統(tǒng),該工藝一般在背面研磨前使用。
    的頭像 發(fā)表于 11-13 14:02 ?5824次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)封裝的<b class='flag-5'>工藝流程</b>詳解

    詳解的劃片工藝流程

    在半導(dǎo)體制造的復(fù)雜流程中,歷經(jīng)前道工序完成芯片制備后,劃片工藝成為將芯片從上分離的關(guān)鍵環(huán)
    的頭像 發(fā)表于 02-07 09:41 ?1301次閱讀
    詳解<b class='flag-5'>晶</b><b class='flag-5'>圓</b>的劃片<b class='flag-5'>工藝流程</b>

    封裝有哪些優(yōu)缺點(diǎn)?

      有人又將其稱為片級(jí)-芯片尺寸封裝(WLP-CSP),以圓圓片為加工對(duì)象,在上封裝芯片。
    發(fā)表于 02-23 16:35

    級(jí)CSP的裝配工藝流程

    級(jí)CSP的裝配工藝流程   目前有兩種典型的工藝流程,一種是考慮與其他元件的SMT配,首先是錫膏印刷,然后貼裝CSP,回流焊接
    發(fā)表于 11-20 15:44 ?1490次閱讀

    制造工藝流程和處理工序

    制造總的工藝流程 芯片的制造過程可概分為處理工序(Wafer Fabrication)、
    的頭像 發(fā)表于 12-20 10:46 ?3.4w次閱讀

    如何做切割(劃片),切割的工藝流程

    切割(即劃片)是芯片制造工藝流程中一道不可或缺的工序,在制造中屬于后道工序。
    的頭像 發(fā)表于 12-24 12:38 ?1.9w次閱讀

    芯片,有哪些工藝流程?

    芯片,有哪些工藝流程制造工藝流程步驟如
    的頭像 發(fā)表于 12-30 11:11 ?2w次閱讀

    的種類和應(yīng)用

    技術(shù)是將兩片不同結(jié)構(gòu)/不同材質(zhì)的,通過一定的物理方式結(jié)合的技術(shù)。
    發(fā)表于 10-24 12:43 ?1943次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>鍵</b><b class='flag-5'>合</b>的種類和應(yīng)用

    設(shè)備及工藝

    隨著半導(dǎo)體產(chǎn)業(yè)的飛速發(fā)展,設(shè)備及工藝在微電子制造領(lǐng)域扮演著越來越重要的角色。
    的頭像 發(fā)表于 12-27 10:56 ?2129次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>鍵</b><b class='flag-5'>合</b>設(shè)備及<b class='flag-5'>工藝</b>

    混合:將互連間距突破400納米

    來源:IMEC Cu/SiCN技術(shù)的創(chuàng)新是由邏輯存儲(chǔ)器堆疊需求驅(qū)動(dòng)的
    的頭像 發(fā)表于 02-21 11:35 ?884次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>到</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>混合</b><b class='flag-5'>鍵</b><b class='flag-5'>合</b>:將互連間距突破400納米

    及后續(xù)工藝流程

    芯片堆疊封裝存在著4項(xiàng)挑戰(zhàn),分別為級(jí)對(duì)準(zhǔn)精度、完整性、減薄與均勻性控制以及層內(nèi)(層間
    發(fā)表于 02-21 13:58 ?7229次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>鍵</b><b class='flag-5'>合</b>及后續(xù)<b class='flag-5'>工藝流程</b>

    膠的與解方式

    是十分重要的一步工藝,本文對(duì)其詳細(xì)介紹。???????????????????????????? ? 什么是
    的頭像 發(fā)表于 11-14 17:04 ?1761次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>鍵</b><b class='flag-5'>合</b>膠的<b class='flag-5'>鍵</b><b class='flag-5'>合</b>與解<b class='flag-5'>鍵</b><b class='flag-5'>合</b>方式

    半導(dǎo)體制造工藝流程

    半導(dǎo)體制造是現(xiàn)代電子產(chǎn)業(yè)中不可或缺的一環(huán),它是整個(gè)電子行業(yè)的基礎(chǔ)。這項(xiàng)工藝流程非常復(fù)雜,包含了很多步驟和技術(shù),下面將詳細(xì)介紹其主要的制造工藝流
    的頭像 發(fā)表于 12-24 14:30 ?2942次閱讀
    半導(dǎo)體<b class='flag-5'>晶</b><b class='flag-5'>圓</b>制造<b class='flag-5'>工藝流程</b>

    濕法清洗工作臺(tái)工藝流程

    濕法清洗工作臺(tái)是一個(gè)復(fù)雜的工藝,那我們下面就來看看具體的工藝流程。不得不說的是,既然是復(fù)雜的工藝每個(gè)
    的頭像 發(fā)表于 04-01 11:16 ?310次閱讀

    提高 TTV 質(zhì)量的方法

    關(guān)鍵詞:;TTV 質(zhì)量;預(yù)處理;
    的頭像 發(fā)表于 05-26 09:24 ?139次閱讀
    提高<b class='flag-5'>鍵</b><b class='flag-5'>合</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b> TTV 質(zhì)量的方法