女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于Xilinx FPGA的PCIE接口實(shí)現(xiàn)

FPGA設(shè)計(jì)論壇 ? 來(lái)源:未知 ? 2023-10-28 16:25 ? 次閱讀

wKgaomU8xpKAY0fdAAAAuFYhST8923.png

點(diǎn)擊上方藍(lán)字關(guān)注我們

隨著系統(tǒng)性能、功能和帶寬的日益增長(zhǎng),總線技術(shù)也在迅速的發(fā)展。海量存儲(chǔ),衛(wèi)星通訊,高速數(shù)據(jù)采集與記錄以及其他數(shù)據(jù)處理的數(shù)據(jù)吞吐量現(xiàn)以KMbp s為量級(jí),未來(lái)計(jì)算機(jī)系統(tǒng)對(duì)帶寬和擴(kuò)展性的要求已經(jīng)超越了第二代總線技術(shù)。由英特爾提出的第三代高性能I/O總線技術(shù)—PCIE總線解決了PCI總線的不足,它的發(fā)展將取代PCI成為新型的數(shù)據(jù)總線,其提供了更加完善的性能,更多的功能,更強(qiáng)的可擴(kuò)展性和更低的成本。

本文研究了采用NXP公司的PC I Exp ress接口協(xié)議芯片PX1011A和Xilinx公司Spartan - 3 FPGA實(shí)現(xiàn)PC IE接口的硬件電路設(shè)計(jì)以及使用Xilinx公司提供的PC I Exp ress LogiCORE IP核的軟件設(shè)計(jì)。

2PCIE總線和PX1011A的介紹
2. 1PCIE總線的介紹
PC I Exp ress是用來(lái)互連諸如計(jì)算和通信平臺(tái)應(yīng)用中外圍設(shè)備的第三代I/O總線技術(shù),第一代總線包括ISA、E ISA、VESA和微通道(Micro Channel)總線,而第二代總線則包括了PCI、PC I - X和AGP。PCI Exp ress是一種能夠應(yīng)用于一種設(shè)備、臺(tái)式電腦、工作站、服務(wù)器、嵌入式計(jì)算機(jī)和通信平臺(tái)等所有周邊I/O設(shè)備互連的總線。

PC IE最初由Intel發(fā)展,并于1992年在市場(chǎng)發(fā)布。PC IE的體系結(jié)構(gòu)繼承了第二代總線體系結(jié)構(gòu)最有用的特點(diǎn),并且采用了計(jì)算機(jī)體系結(jié)構(gòu)中新的開(kāi)發(fā)成果。它保留了原先的通訊模型和下載配置機(jī)制,但拋棄了共享總線的方式,采用點(diǎn)到點(diǎn)的總線連接方式。由于它提供了更高的性能特點(diǎn)和越來(lái)越大的帶寬,從而解決了PC I、PCI - X和AGP的許多缺點(diǎn),是以后PC發(fā)展必然采用的接口總線,其必將取代PCI, PC I - X以及圖形加速器(AGP) 。

PC IE總線保留了對(duì)于PCI局部總線協(xié)議全部軟件的向下兼容性,即只要是PC IE的卡都可以插到帶有PCI的操作系統(tǒng)使用;在硬件上,兩者不兼容, PCIE取代PC I、PCI - X的并行多路總線結(jié)構(gòu),采用了一種串行、點(diǎn)到點(diǎn)的總線連接結(jié)構(gòu),需要的接口更少。

2. 2單通道物理層收發(fā)器PX1011A
NXP公司的PX1011A 是一款與低成本FPGA一起使用而優(yōu)化的單通道2. 5Gbp s的PC I Exp ressPHY器件。它具有很小的封裝,可提供卓越的發(fā)射和接收性能,符合PCI Exp ress規(guī)范v1. 0a和v1. 1。它通過(guò)采用用于傳輸和接收數(shù)據(jù)的同步時(shí)鐘源來(lái)提高片外應(yīng)用的性能。

數(shù)據(jù)由接收器的差分輸入接口進(jìn)入PX1011A,在被傳送到解串化電路之前,這些數(shù)據(jù)將小振幅的差分信號(hào)變?yōu)檐墝?duì)軌的數(shù)字信號(hào)。一個(gè)載波檢測(cè)電路將檢測(cè)線路上是否有數(shù)據(jù)并將這些信息傳送到SERDES和PCS上。SERDES將這些數(shù)據(jù)串行為10位并行數(shù)據(jù)。然后PCS采用8位/10位解碼器來(lái)恢復(fù)成8位數(shù)據(jù)格式。

在發(fā)送過(guò)程中,來(lái)自P IPE接口的8位數(shù)據(jù)通過(guò)一個(gè)8位/10位編碼算法進(jìn)行編碼。8 位/10 位編碼確保串行數(shù)據(jù)被直流平衡以避免交流耦合系統(tǒng)中的基帶漂移,它同時(shí)確保足夠的數(shù)據(jù)轉(zhuǎn)換以避免接收端的時(shí)鐘恢復(fù)。

PX1011A的MAC接口采用獨(dú)立的時(shí)鐘,由片內(nèi)100MHz的基準(zhǔn)時(shí)鐘的鎖相環(huán)來(lái)產(chǎn)生。鎖相環(huán)有一個(gè)相對(duì)較高的帶寬來(lái)實(shí)現(xiàn)可選的擴(kuò)頻并減少EM I。8bit 數(shù)據(jù)接口在250MHz 上運(yùn)行并進(jìn)行SSTL2信號(hào)發(fā)送,這種模式與流行的FPGA I/O接口兼容。

3基于PX1011A收發(fā)器芯片的硬件電路設(shè)計(jì)
3. 1PX1011A收發(fā)器芯片硬件電路設(shè)計(jì)
PC IE接口硬件電路如圖1 所示,包括三個(gè)部分:第一部分是PX1011A 與FPGA 的連接信號(hào)線,包括8位的接收發(fā)送信號(hào)TXD [ 7: 0 ]和RXD [ 7: 0 ] ,控制信號(hào)RX_DATAK、RX_VAL ID、RX_CLK、RX_E IDLE、RX_POLAR、RX_PHY_STAT、TX_DATAK、TX_CLK、TX_EIDLE、TX_COMP、TX_DET_LOOP、TX_PWRDN0、TX_PWRDN1,狀態(tài)信號(hào)STAT0、STAT1、STAT2和復(fù)位信號(hào)RESET。第二部分是PX1011A與PCIE接口的連接信號(hào)線,包括差分接收信號(hào),差分發(fā)送信號(hào), 差分時(shí)鐘信號(hào)。第三部分是PCIExp ress的配置接口,包括PCIE _ TMS、PCIE _ TCK、PCIE_TDO、PCIE_TD I和PCIE_TRST。

FPGA 選用Xilinx 公司的Spartan - 3 系列XC3S1000,采用90nm 材料生產(chǎn),容量高、成本低。具有業(yè)界一流的區(qū)塊和分布,具有多達(dá)784個(gè)I/O、MicroB laze 32位R ISC軟處理器和支持乘法累加器(MAC)功能(專(zhuān)用18x18乘法器提供高達(dá)3300 億
次MAC /秒)的嵌入XtremeDSP功能。

Xilinx Spartan - 3 PCI Exp ress設(shè)計(jì)包括一個(gè)PCI Exp ress P IPE Endpoint LogiCore。Xilinx低成本Spartan - 3系列提供PCI Exp ress協(xié)議層核。PC IE P IPE Endpoint LogiCORE整合了分立的PCIE PHY,提供了全面的、完全符合PC I Exp ress基礎(chǔ)規(guī)范( PCIExp ressBase Specification) v1. 1的PCIE端點(diǎn)解決方案。

wKgaomU8xpKARt7FAAB6UaBvi60955.jpg

3. 2PCB布線
PCB布線時(shí)有以下注意點(diǎn):終端阻抗布線盡量降低容性;一組信號(hào),避免在參考層斷續(xù);高速信號(hào)盡量在一層布線,不要打孔,否則要在過(guò)孔處打一個(gè)U形的地孔;微波傳輸帶,差分信號(hào)布線線寬5mil,間距7mil;帶狀傳輸線,差分信號(hào)布線線寬5mil,間
距5mil。信號(hào)之間的間距在5 ×4 = 20mil以上,高壓和邊緣尖銳的信號(hào)盡量遠(yuǎn)離差分線,避免干擾。

接口上數(shù)據(jù)采用SSTL2信號(hào)發(fā)送,傳送速率達(dá)到250MB / s。每組數(shù)據(jù)發(fā)送端需串行一個(gè)25歐姆電阻,數(shù)據(jù)接收端上拉50歐姆電阻,提高信號(hào)的阻抗匹配。TD和RX每組為8位250MB / s信號(hào),為了減少信號(hào)間的延時(shí)誤差,每組信號(hào)布線時(shí)盡量等長(zhǎng)。

4P IPE Core實(shí)現(xiàn)PC IE總線協(xié)議
4. 1Xilinx PC I Exp ress P IPE Core
Xilinx PCI Exp ress P IPE Core符合PC I Exp ress Base Specification v1. 1 規(guī)范的協(xié)議和電特性兼容,提供完整的端點(diǎn)解決方案,包括物理鏈接與處理和配置管理模塊。支持同步點(diǎn)對(duì)點(diǎn)通信,上行和下行流程控制,與PCI Exp ress處理排序規(guī)則完全兼容。有效的鏈接帶寬利用率,誤差檢測(cè)和恢復(fù)。支持最大為512字節(jié)的有效負(fù)載,經(jīng)過(guò)Xilinx專(zhuān)有的測(cè)試平臺(tái)驗(yàn)證的設(shè)計(jì),通過(guò)PC I - SIG的認(rèn)證大會(huì)( com2p liance workshop) 。

P IPE Core包括傳輸層,數(shù)據(jù)鏈路層,物理層,配置管理層四個(gè)模塊。這些模塊包括產(chǎn)生和進(jìn)行傳輸包、數(shù)據(jù)流的控制管理,初始化,電源管理,數(shù)據(jù)保護(hù),誤碼檢測(cè),物理接口初始化,并串轉(zhuǎn)換以及其他的接口操作。各個(gè)模塊的具體連接關(guān)系如圖2 所
示。

wKgaomU8xpKAaDYqAABmAMi6_Vw758.jpg

4. 2數(shù)據(jù)接收和發(fā)送的時(shí)序分析
數(shù)據(jù)的接收和發(fā)送都包含以下接口信號(hào):傳輸時(shí)鐘trn_clk,利用PCIE端口的100MHz差分時(shí)鐘輸入,通過(guò)Core的內(nèi)部DCM產(chǎn)生62. 50MHz時(shí)鐘,傳輸和配置模塊的操作都在trn_clk的上升沿變化;傳輸復(fù)位信號(hào)trn_reset_n,低有效;傳輸鏈路掛起信號(hào)
trn_lnk_up_n,在Core與連接方取消通信時(shí)產(chǎn)生,所有存在端口的傳輸包都會(huì)丟失。

發(fā)送數(shù)據(jù)端口包括P IPE Core準(zhǔn)備接收32位數(shù)據(jù)的trn_ tdst_ rdy_n信號(hào),用戶有效數(shù)據(jù)trn _ tsrc _rdy_n,發(fā)送32 位數(shù)據(jù)trn _ td [ 31: 0 ] ,幀開(kāi)始信號(hào)trn_tsof_n和幀結(jié)束信號(hào)trn_tesof_n。接收端口第一個(gè)包的長(zhǎng)度是其它包的兩倍,其余時(shí)序與發(fā)送信號(hào)類(lèi)似,具體如圖3所示。

wKgaomU8xpOAPKXgAABk09sKYzY583.jpg

4. 3FPGA設(shè)計(jì)
選用Xilinx公司的ISE軟件并采用Verilog硬件描述語(yǔ)言可對(duì)該IP核進(jìn)行行為級(jí)描述和邏輯綜合,同時(shí)可將生成的網(wǎng)表文件設(shè)計(jì)實(shí)現(xiàn),包括邏輯綜合及布局布線。具體設(shè)計(jì)過(guò)程中,需要先加載P IPE Core,這要求ISE為8. 1 以上版本,同時(shí)要取得IP
Core的使用授權(quán)。

配置P IPE Core, 需要確定設(shè)備的生產(chǎn)廠商Vendor ID,設(shè)備編號(hào)Device ID,類(lèi)型Class Code, I/O方式的地址存儲(chǔ)器空間BAR,有效載荷大小等信息。

在Core Generation之后,根據(jù)P IPE Core提供的文件加載各模塊的源文件。至此,帶PCIE總線協(xié)議的接口已經(jīng)建立好,用戶應(yīng)用程序在模塊中添加。

5結(jié)束語(yǔ)
實(shí)驗(yàn)結(jié)果表明,以PX1011A 和Xilinx公司的Spartan - 3 FPGA搭建的×1 PCIE平臺(tái)最高傳輸速率可達(dá)150MB / s,能夠滿足高速信號(hào)傳輸?shù)男阅芤蟆kS著器件的發(fā)展和IP 核的開(kāi)發(fā), 多通道的PCIE總線技術(shù)將會(huì)迅速發(fā)展。PCI Exp ress總線取代捉襟見(jiàn)肘的PCI總線已是大勢(shì)所趨,它能給電腦硬件的發(fā)展提供一種高性能的總線平臺(tái),充分發(fā)揮各硬件子系統(tǒng)的性能,并為這些子系統(tǒng)今后的性能提升開(kāi)辟更廣闊的空間。

wKgaomU8xpOAM-uQAABUdafP6GM467.jpg

精彩推薦 至芯科技FPGA就業(yè)培訓(xùn)班——助你步入成功之路、10月29號(hào)西安中心開(kāi)課、歡迎咨詢! FPGA測(cè)試面臨哪些挑戰(zhàn)?測(cè)試方案是什么? SDRAM控制器軟核的Verilog設(shè)計(jì)掃碼加微信邀請(qǐng)您加入FPGA學(xué)習(xí)交流群

wKgaomU8xpOAVV2qAABiq3a-ogY503.jpgwKgaomU8xpOAJqlHAAACXWrmhKE945.png

歡迎加入至芯科技FPGA微信學(xué)習(xí)交流群,這里有一群優(yōu)秀的FPGA工程師、學(xué)生、老師、這里FPGA技術(shù)交流學(xué)習(xí)氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧!

點(diǎn)個(gè)在看你最好看


原文標(biāo)題:基于Xilinx FPGA的PCIE接口實(shí)現(xiàn)

文章出處:【微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。


聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21968

    瀏覽量

    614297

原文標(biāo)題:基于Xilinx FPGA的PCIE接口實(shí)現(xiàn)

文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于FPGA的DVP接口實(shí)現(xiàn)

    DVP接口(Digital Video Port)是一種用于數(shù)字視頻傳輸?shù)牟⑿?b class='flag-5'>接口,常見(jiàn)于嵌入式系統(tǒng)和圖像傳感器中。DVP直接傳輸數(shù)字視頻信號(hào),減少模數(shù)轉(zhuǎn)換需求,適合中低速視頻傳輸。數(shù)據(jù)線:通常為8
    的頭像 發(fā)表于 06-04 09:18 ?301次閱讀
    基于<b class='flag-5'>FPGA</b>的DVP<b class='flag-5'>接口實(shí)現(xiàn)</b>

    正點(diǎn)原子AU15開(kāi)發(fā)板資料發(fā)布!板載40G QSFP、PCIe3.0x8和FMC LPC等接口,性能強(qiáng)悍!

    正點(diǎn)原子AU15開(kāi)發(fā)板資料發(fā)布!板載40G QSFP、PCIe3.0x8和FMC LPC等接口,性能強(qiáng)悍! 正點(diǎn)原子AU15開(kāi)發(fā)板搭載Xilinx Artix UltraScale+ 系列FP
    發(fā)表于 05-30 17:04

    【高清視頻案例分享】CameraLink接口PCIe采集卡 ,基于FPGA開(kāi)發(fā)平臺(tái)

    【高清視頻案例分享】CameraLink接口PCIe采集卡 ,基于FPGA開(kāi)發(fā)平臺(tái) 一、CameraLink簡(jiǎn)介 CameraLink是一種高速、可靠的相機(jī)接口標(biāo)準(zhǔn),它專(zhuān)為滿足高性
    發(fā)表于 03-25 15:21

    PCIE XDMA開(kāi)發(fā)環(huán)境搭建以及環(huán)路測(cè)試

    大家 XILINX FPGA PCIE 應(yīng)用解決方案。 本教程以MZ7035FA作為樣機(jī)測(cè)試。在正式開(kāi)始教程內(nèi)容前,有必要把MZ7035FA開(kāi)發(fā)板的特點(diǎn)說(shuō)明下。這是一款高性價(jià)比的FPGA
    的頭像 發(fā)表于 01-13 09:38 ?1302次閱讀
    <b class='flag-5'>PCIE</b> XDMA開(kāi)發(fā)環(huán)境搭建以及環(huán)路測(cè)試

    利用FPGA實(shí)現(xiàn)USB 2.0通信接口

    USB?2.0接口實(shí)現(xiàn)方式 利用FPGA來(lái)實(shí)現(xiàn)USB 2.0接口的方式一般有兩種,一是借助外圍的USB
    的頭像 發(fā)表于 12-30 13:59 ?2637次閱讀
    利用<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>USB 2.0通信<b class='flag-5'>接口</b>

    【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】測(cè)試一

    感謝米爾電子和電子發(fā)燒友提供的米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板。 MYD-J7A100T用的 FPGAXILINX 公司 ARTIX-7 系列的 XC 7A1
    發(fā)表于 12-08 08:48

    pcie接口類(lèi)型及其應(yīng)用

    隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展,數(shù)據(jù)傳輸速度和處理能力的需求也在不斷提高。PCIe(Peripheral Component Interconnect Express)作為一種高效的數(shù)據(jù)傳輸接口,已經(jīng)成為
    的頭像 發(fā)表于 11-13 10:22 ?3460次閱讀

    【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】+02.PCIE接口測(cè)試(zmj)

    【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】+02.PCIE接口測(cè)試(zmj) 1.FPGA程序設(shè)計(jì) PCI Express
    發(fā)表于 11-12 16:05

    通過(guò)DSP的mcbsp和i2c接口實(shí)現(xiàn)對(duì)AIC34芯片的操作,如何編程?

    通過(guò)DSP的mcbsp和i2c接口實(shí)現(xiàn)對(duì)AIC34芯片的操作如何編程,有沒(méi)有相關(guān)的例程嗎?
    發(fā)表于 11-07 08:12

    PCIe接口的工作原理 PCIe與PCI的區(qū)別

    PCI Express(PCIe)是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn),主要用于計(jì)算機(jī)內(nèi)部硬件設(shè)備之間的連接。以下是PCIe接口的工作原理的簡(jiǎn)要概述: 串行通信 :與傳統(tǒng)的并行PCI總線不同,PC
    的頭像 發(fā)表于 11-06 09:19 ?3919次閱讀

    Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性

    Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應(yīng)用
    的頭像 發(fā)表于 11-05 15:45 ?2723次閱讀
    <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b> <b class='flag-5'>PCIe</b> Gen3的應(yīng)用<b class='flag-5'>接口</b>及特性

    想使用typec接口實(shí)現(xiàn)數(shù)據(jù)與音頻一體的功能,有推薦的芯片嗎?

    目前我們產(chǎn)品有一路音頻模擬信號(hào),一路usb信號(hào),現(xiàn)在想使用typec接口實(shí)現(xiàn)數(shù)據(jù)與音頻一體的功能,想問(wèn)下ti有這方面的芯片嗎
    發(fā)表于 10-22 06:39

    [XILINX] 正點(diǎn)原子ZYNQ7035/7045/7100開(kāi)發(fā)板發(fā)布、ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2!

    正點(diǎn)原子FPGA新品ZYNQ7035/7045/7100開(kāi)發(fā)板,ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2! 正點(diǎn)原子Z100 ZYNQ開(kāi)發(fā)板,搭載Xilinx Zynq7000
    發(fā)表于 09-02 17:18

    pcie4.0和pcie3.0接口兼容嗎

    PCIe 4.0和PCIe 3.0接口在多個(gè)方面實(shí)現(xiàn)了兼容性,PCIe 4.0和PCIe 3.0
    的頭像 發(fā)表于 07-10 10:12 ?1.2w次閱讀

    FPGA | Xilinx ISE14.7 LVDS應(yīng)用

    今天給大俠帶來(lái) Xilinx ISE14.7 LVDS應(yīng)用,話不多說(shuō),上貨。 最近項(xiàng)目需要用到差分信號(hào)傳輸,于是看了一下FPGA上差分信號(hào)的使用。Xilinx FPGA中,主要通過(guò)
    發(fā)表于 06-13 16:28