
當前在 AI、無線、視頻/圖像處理、醫療和消費領域使用的算法,復雜性已顯著提升。Vitis高層次綜合 (HLS) 可通過在選定的 AMD 器件上將 C/C++ 代碼綜合為可編程邏輯的 RTL 代碼,加快這些領域的 IP 創建。采用 C/C++ 編碼可提供更高層次的抽象性,這可簡化設計/算法的探索,可減少描述算法的代碼行,可加速實施,可簡化設計的重復使用和可移植性,并可大幅縮短驗證時間。

通用 C/C++ 在 CPU 上執行,因此本質上具有高度的順序性。然而,用于在 FPGA 上執行的代碼必須采用高度并行的方式架構,以便工具推斷并利用這一并行性。為 FPGA 設計 C/C++ 的重要概念是任務級并行 (TLP) 的概念。
歡迎您參加2023 年 8 月 3日舉行高亞軍的Vitis HLS研討會,現場我們將介紹和討論:
-
Vitis HLS 的概覽與新特性介紹
-
討論實施 TLP 的兩大范例
-
討論在 TLP 區域中用于傳遞數據的各種通道
-
最后舉例說明這些概念
無論您目前是在使用 Vitis HLS,還是想知道 Vitis HLS 是不是您下一個設計項目的理想選擇,本次網絡研討會都將重點介紹這些重要概念,幫助您更快實現 FPGA 設計目標。
演講嘉賓

Lauren Gao(高亞軍)
AMD資深戰略應用工程師
Lauren 專注于 C/C++ 高層次綜合,擁有多年利用 FPGA 實現數字信號處理算法的經驗,對 FPGA 的架構、開發工具和設計理念有深入的理解。曾發布網絡視頻課程《Vivado入門與提高》點擊率超過5萬、出版《基于FPGA的數字信號處理》《Vivado從此開始》《AMD FPGA設計優化寶典-面向Vivado》等多本FPGA相關書籍并廣受好評。
研討會報名方式:掃描下方二維碼,預約會議。

原文標題:研討會:如何利用最新Vitis HLS提高任務級并行性?
文章出處:【微信公眾號:Xilinx賽靈思官微】歡迎添加關注!文章轉載請注明出處。
-
賽靈思
+關注
關注
33文章
1795瀏覽量
132132 -
Xilinx
+關注
關注
73文章
2182瀏覽量
124387
原文標題:研討會:如何利用最新Vitis HLS提高任務級并行性?
文章出處:【微信號:賽靈思,微信公眾號:Xilinx賽靈思官微】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
Rambus邀您相約Keysight設備安全研討會
華為2025智能光伏設計研討會圓滿結束
PI在線研討會活動預告
2025電子設計與制造技術研討會
DEKRA德凱RED網絡安全上海研討會圓滿落幕
Imagination 系列研討會 |中國生成式 AI 的發展

飛騰成功舉辦散熱技術應用發展研討會
MathWorks公司將舉辦線上專題研討會
英諾達低功耗設計研討會圓滿結束
SGS受邀參加Ansys車規芯片功能安全和可靠性研討會
CET中電技術與您相約2024廣東高校綠色低碳校園建設研討會

評論