女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

典型的UVM Testbench架構

芯片驗證工程師 ? 來源:芯片驗證工程師 ? 2023-05-22 10:14 ? 次閱讀

UVM類庫提供了通用的代碼功能,如component hierarchy、transaction levelmodel(TLM),configuration database等等,使用戶能夠創建任何類型的Testbench架構。

76b2b7ba-f6f6-11ed-90ce-dac502259ad0.png

上圖是一個非常通用的testbench架構,并不能夠表示所有類型的testbench架構。

UVM Testbench

UVMTestbench通常實例化Design under Test (DUT)moduleUVM Test class,并進行連接。

UVMTest是在運行時動態實例化的,這使得UVM Testbench可以只編譯一次,然后運行不同的測試用例。

1.1.2 UVM Test

UVMTest是UVM Testbench中的頂層組件。UVM Test 通常會執行三個主要功能:

實例化top-level驗證環境

配置驗證環境(通過factory overrides或configuration database)

通過調用UVM Sequences來施加激勵到DUT

通常,會有一個實例化UVM Environment的base UVM Test,然后其他的Test將擴展這個base test,以不同的方式配置驗證環境或選擇運行不同的sequences 。

1.1.3 UVM Environment

UVMEnvironment是一個分層驗證組件,它將相互關聯的其他驗證組件組合在一起。通常在UVM Environment中實例化的典型組件是UVM Agents, UVM Scoreboards,以及其他UVM Environments。頂層UVM Environment封裝了針對DUT的所有驗證組件。

例如:在芯片(SoC)UVM Environment上,你會找到對應于各個IP的UVM Environment(例如PCIe Environment, USB Environment, Memory Controller Environment等等)。有時這些IP Environments被組合到Cluster Environments中(例如IO Environment, Processor Environment等等),最終在頂層SoC Environment中組合在一起。

1.1.4 UVM Scoreboard

UVMScoreboard的主要功能是檢查某個DUT的行為。UVM Scoreboard通常通過UVM Agentanalysis ports接收DUT的輸入和輸出事務,通過參考模型來產生預期結果,然后和實際輸出進行比較。

1.1.5 UVM Agent

UVM Agent是一個分層組件,它將其他和DUT接口交互的驗證組件組合在一起。一個典型的UVM Agent包括一個UVM Sequencer管理激勵,一個UVM Driver將激勵施加到DUT接口和一個UVM Monitor監測DUT接口。

UVM Agents也可能包括其他組件,如coverage collectors,protocol checkers等等。

UVM Agent可能工作在active mode(能夠產生激勵),或者工作在passive mode(只監測接口而不驅動)。

76c14b5e-f6f6-11ed-90ce-dac502259ad0.png

1.1.6 UVM Sequencer

UVMSequencer是一個從多個激勵sequences中控制事務流的仲裁器。更具體地說,UVM Sequencer控制著一個或多個UVM Sequences。

1.1.7 UVM Sequence

UVMSequence是一個包含產生激勵行為的對象,并不是驗證組件層次結構中的一部分。UVM Sequences同樣也可以是分層的,可以由一個sequence(parent sequence)調用另一個sequence(child sequence)。

每個UVMSequence都被綁定到一個UVM Sequencer上。多個UVM Sequence可以綁定到相同的UVM Sequencer。

1.1.8 UVM Driver

UVMDriver從UVM Sequencer中接收UVM Sequence Item,并在DUT接口上驅動。因此,UVM Driver將transaction-level激勵轉換為pin-level激勵。

1.1.9 UVM Monitor

UVMMonitor對DUT接口進行采樣,并發送到UVM的其他驗證組件中繼續下一步的analysis行為。因此,UVM Driver將pin-level轉換transaction-level。UVM Monitor有一個TLM analysis port來廣播所監測到的創建的transactions。

UVM Monitor可以在內部對產生的事務執行一些處理(如覆蓋率收集、檢查、日志記錄等)或者可以將這些任務交給連接到monitoranalysis port的其他驗證組件。

????

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    459

    文章

    52160

    瀏覽量

    436070
  • soc
    soc
    +關注

    關注

    38

    文章

    4335

    瀏覽量

    221648
  • UVM
    UVM
    +關注

    關注

    0

    文章

    182

    瀏覽量

    19427
  • 代碼
    +關注

    關注

    30

    文章

    4886

    瀏覽量

    70249

原文標題:典型的UVM Testbench架構

文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    數字IC驗證之“什么是UVM”“UVM的特點”“UVM提供哪些資源”(2)連載中...

    原文鏈接:https://zhuanlan.zhihu.com/p/345775995大家好,我是一哥,上章內容主要講述兩個內容,芯片驗證以及驗證計劃。那本章我們主要講述的內容有介紹什么是uvm
    發表于 01-21 16:00

    數字IC驗證之“典型UVM平臺結構”(3)連載中...

      大家好,我是一哥,上章內容我們介紹什么是uvm?uvm的特點以及uvm為用戶提供了哪些資源?  本章內容我們來看一看一個典型uvm驗證
    發表于 01-22 15:32

    什么是uvm?uvm的特點有哪些呢

    大家好,我是一哥,上章內容我們介紹什么是uvm?uvm的特點以及uvm為用戶提供了哪些資源?本章內容我們來看一看一個典型uvm驗證平臺應該
    發表于 02-14 06:46

    談談UVM中的uvm_info打印

      uvm_info宏的定義如下:  `define uvm_info(ID,MSG,VERBOSITY) \  begin \  if (uvm_report_enabled(VERBOSITY
    發表于 03-17 16:41

    我的第一個UVM代碼——Hello world

    Ctrl-V!) 幾點說明: 為了使用UVM庫里的函數和宏定義,需要先import uvm_pkg和include uvm_macros。 在testbench的頂層(module
    發表于 11-03 10:18

    testbench_book

    verilog Testbench
    發表于 12-13 22:20 ?3次下載

    參數化UVM IP驗證環境(上)

    的連接、驅動器、監視器、仿真序列以及功能覆蓋率的建立。 本文呈現出了一種使用UVM驗證方法學構建基于高可配置性的高級微處理器總線架構(AMBA)的IP驗證環境,其中會使用到Synopsys公司的AMBA VIP和Ruby腳本。該驗證環境可以支持通過使用AMBA設計參數進行
    發表于 09-15 14:37 ?8次下載
    參數化<b class='flag-5'>UVM</b> IP驗證環境(上)

    數字IC驗證之“典型UVM平臺結構”(3)連載中...

    大家好,我是一哥,上章內容我們介紹什么是uvm?uvm的特點以及uvm為用戶提供了哪些資源?本章內容我們來看一看一個典型uvm驗證平臺應該
    發表于 12-09 13:36 ?7次下載
    數字IC驗證之“<b class='flag-5'>典型</b>的<b class='flag-5'>UVM</b>平臺結構”(3)連載中...

    UVM驗證平臺頂層有什么作用

    因為DUT是一個靜態的內容,所以testbench理應也是靜態的,其作為uvm驗證環境和DUT的全局根結點。
    的頭像 發表于 03-21 11:33 ?1601次閱讀

    UVM學習筆記(一)

    driver應該派生自uvm_driver,而uvm_driver派生自uvm_component。
    的頭像 發表于 05-26 14:38 ?1644次閱讀
    <b class='flag-5'>UVM</b>學習筆記(一)

    我的第二個UVM代碼—連接interface

    testbench最最核心的部分就是發激勵,今天用一個簡單的示例來介紹如何在uvm里給RTL發激勵。
    的頭像 發表于 06-15 10:51 ?1892次閱讀
    我的第二個<b class='flag-5'>UVM</b>代碼—連接interface

    UVMuvm_config_db機制背后的大功臣

    本次講一下UVM中的uvm_config_db,在UVM中提供了一個內部數據庫,可以在其中存儲給定名稱下的值,之后可以由其它TB組件去檢索。
    的頭像 發表于 06-20 17:28 ?1802次閱讀

    testbench是什么? testbench測試的機制是什么?

    廢話不多說直接上干貨,testbench就是對寫的FPGA文件進行測試的文件,可以是verilog也可以是VHDL。
    的頭像 發表于 06-28 16:44 ?5706次閱讀
    <b class='flag-5'>testbench</b>是什么? <b class='flag-5'>testbench</b>測試的機制是什么?

    一文詳解UVM設計模式

    本篇是對UVM設計模式 ( 二 ) 參數化類、靜態變量/方法/類、單例模式、UVM_ROOT、工廠模式、UVM_FACTORY[1]中單例模式的補充,分析靜態類的使用,UVM中資源池的
    的頭像 發表于 08-06 10:38 ?3052次閱讀
    一文詳解<b class='flag-5'>UVM</b>設計模式

    編寫高效Testbench的指南和示例

    Testbench是驗證HDL設計的主要手段,本文提供了布局和構建高效Testbench的指南以及示例。另外,本文還提供了一種示例,可以為任何設計開發自檢Testbench。
    的頭像 發表于 10-29 16:14 ?1441次閱讀
    編寫高效<b class='flag-5'>Testbench</b>的指南和示例