摘要

在集成電路的制造階段延續(xù)摩爾定律變得越發(fā)困難，而在封裝階段利用三維空間可以視作 對摩爾定律的拓展。硅通孔是利用三維空間實現(xiàn)先進(jìn)封裝的常用技術(shù)手段，現(xiàn)有技術(shù)中對于應(yīng)用于CMOS圖像傳感器件封裝的圓臺硅通孔，采用的是在頂部不斷橫向刻蝕的方式實現(xiàn)的，不利于封裝 密度的提高，且對于光刻設(shè)備的分辨率有一定的要求。針對現(xiàn)有技術(shù)中的問題，一種嚴(yán)格控制橫向 刻蝕尺寸（僅占原始特征尺寸的3%~12%）的圓臺硅通孔刻蝕方法被研究探索出來。該方法通過調(diào)節(jié) 下電極功率（≤30 W），獲得了側(cè)壁角度可調(diào)（70°~88°）、通孔底部開口尺寸小于光刻定義特征尺寸 的圓臺硅通孔結(jié)構(gòu)。這一方法有望向三維集成電路領(lǐng)域推廣，有助于在封裝階段延續(xù)摩爾定律。

引言

依循摩爾定律，芯片的特征尺寸越來越小，以滿 足器件集成度的增長。但是，當(dāng)芯片的特征尺寸小到 一定程度會出現(xiàn)量子效應(yīng)等現(xiàn)象，從而改變芯片目前 所遵循的物理規(guī)律。因此，長期來看，單純采用越來越 先進(jìn)的工藝技術(shù)來延續(xù)摩爾定律是不可持續(xù)的。值得 注意的是，先進(jìn)工藝技術(shù)節(jié)點對特征尺寸的微縮主要 還是一種針對平面區(qū)域的概念。目前最先進(jìn)的環(huán)柵技 術(shù)盡管可以實現(xiàn)晶體管立體/三維方向的堆疊，但還 沒有確切的量產(chǎn)記錄（韓國三星公司聲稱已可以實現(xiàn) 量產(chǎn)）。加入封裝交流群，加VX：tuoke08。相比于在芯片制造過程中利用三維空間，在芯 片封裝過程中利用三維空間的難度更低。能夠利用三 維空間的區(qū)域?qū)⒃黾有酒募啥龋瑢嶋H上就可以視 作對摩爾定律的拓展。利用三維空間進(jìn)行堆疊封裝， 可以實現(xiàn)高性能的異質(zhì)集成，這樣的系統(tǒng)級封裝具有 更高的容量、更好的性能和更高的良率。

硅通孔（TSV）技術(shù)是先進(jìn)封裝中的常用技術(shù)之 一，采用硅通孔技術(shù)實現(xiàn)三維空間中芯片或者線路 的垂直互連具有降低寄生效應(yīng)、提高運行速率和降低 器件功耗等優(yōu)點。硅通孔技術(shù)在先進(jìn)封裝中的應(yīng)用 可以分成以下幾類：（1）在三維空間中實現(xiàn)芯片的垂直 堆疊互連，這類通孔被稱作3D硅通孔（硅通孔是在芯 片所在的硅片上開通的，封裝與芯片制造的界限模糊 化，因此也被稱作3D IC）；（2）采用硅轉(zhuǎn)接板將不同芯 片的通信距離拉近，硅轉(zhuǎn)接板上的這類通孔被稱作2.5D硅通孔；（3）采用圓臺硅通孔技術(shù)，從而利用三維 空間對圖像傳感器件進(jìn)行封裝。

同時，硅通孔技術(shù)也面臨一些挑戰(zhàn)。盡管采用硅 通孔的三維封裝電學(xué)性能優(yōu)良，但其工藝流程相對復(fù) 雜，在生產(chǎn)成本上不如采用重新布線技術(shù)來實現(xiàn)三維 封裝。具體到硅通孔技術(shù)的工藝流程，其最主要的步 驟是硅通孔刻蝕和鈍化層、阻擋層金屬填充。在進(jìn)行 硅通孔刻蝕時，通常采用Bosch工藝，但這種工藝形成 的硅通孔角度一般比較垂直，不利于后續(xù)的鈍化層、 阻擋層金屬填充。例如，在3D系統(tǒng)級封裝的硅通孔中 深寬比比較大，一般需要原子層沉積等技術(shù)來實現(xiàn)孔 的填充，導(dǎo)致產(chǎn)能降低。另外，雖然采用直孔替代斜孔 可以提高封裝的密度和可靠性，但是采用直孔無法掛 膠（即無法通過旋涂實現(xiàn)孔側(cè)壁鈍化膠的涂布），需要 改用等離子體增強化學(xué)氣相沉積（PECVD）工藝生長 絕緣層、物理氣相沉積（PVD）工藝生長種子層和電鍍， 而每增加一步工藝過程都會增加產(chǎn)品的制造成本，過 長的工藝路線會使產(chǎn)品失去商業(yè)競爭力。因此，對于 應(yīng)用于圖像傳感器件的封裝，其通孔一般采用圓臺結(jié)構(gòu)，可以通過旋涂實現(xiàn)孔側(cè)壁鈍化膠的涂布，降低成 本。現(xiàn)有的技術(shù)主要利用硅的側(cè)向刻蝕獲得這類圓臺結(jié)構(gòu)，即現(xiàn)有技術(shù)對通孔側(cè)壁角度的工藝量化控制 是通過調(diào)節(jié)上開口的尺寸實現(xiàn)的。因此，現(xiàn)有技術(shù)中 的圓臺通孔的下開口尺寸與光刻膠定義的尺寸相同， 而上開口的尺寸則大于光刻膠定義的尺寸。這就對光 刻分辨率提出了更高的要求，即在圓臺通孔的上開口 尺寸一定的情況下，需要利用***定義出更小的圖 形。與光刻定義線條狀圖形不同，定義孔狀圖形對光 刻分辨率的要求更高，當(dāng)孔的尺寸小到一定程度后， 定義的圖案會出現(xiàn)不圓等異常。并且，硅的側(cè)向刻蝕 容易導(dǎo)致開口尺寸的均勻性難以控制，甚至相鄰2個 孔之間會發(fā)生穿通，使得2個孔之間需要預(yù)留安全距 離，限制了封裝密度的提高。針對上述問題，本文提出 了一種應(yīng)用于圖像傳感器件封裝的圓臺硅通孔的刻 蝕方法，可以保證其上開口與光刻定義的尺寸近乎一 致（偏差僅為3%~12%），從而降低工藝整合時對光刻 工藝的要求，并且可以避免硅側(cè)向刻蝕所導(dǎo)致的封裝 密度下降的問題。

2 試驗部分

2.1試驗儀器與材料

本研究使用的試驗儀器包括：上海微電子公司生 產(chǎn)的SMEE SSB500步進(jìn)式***，北方華創(chuàng)公司生 產(chǎn)的HSE P230等離子體刻蝕機，日立公司生產(chǎn)的SU8010冷場發(fā)射掃描電子顯微鏡。本研究使用的試驗材料包括：12英寸硅晶圓，電子 級O2、He、SF6、C4F8、Ar，德國All Resist公司生產(chǎn)的光刻 膠和顯影液，北京化工廠生產(chǎn)的H2SO4（濃）和H2O2。

2.2試驗方法

本研究使用的12英寸硅晶圓，其（100）晶面垂直 于晶圓平面朝上。試驗采用Piranha溶液H2SO4（濃）和H2O2以7:3的配比組成]清洗后，在晶圓上旋涂光刻 膠。然后，試驗使用步進(jìn)式***進(jìn)行光刻，并通過顯 影定義出待刻蝕的圖形。最后，試驗使用等離子體刻 蝕機進(jìn)行刻蝕，刻蝕后的剖面結(jié)構(gòu)使用冷場發(fā)射掃描 電子顯微鏡進(jìn)行表征。

其中，等離子體刻蝕是關(guān)鍵的試驗步驟，等離子 體刻蝕的基準(zhǔn)工藝配方如表1所示。

其中，氣壓用于達(dá)到等離子體產(chǎn)生的條件，應(yīng)用 于刻蝕機的等離子體屬于低溫等離子體，需要一定的 真空才能產(chǎn)生，而電感耦合等離子體形成所需要的真 空一般在26.66 Pa以下；上電極功率產(chǎn)生等離子體；下 電極射頻功率牽引腔室中的等離子體向下運動作用 于晶圓；SF6用于產(chǎn)生氟基自由基刻蝕硅片；O2用于形 成硅氧復(fù)合物保護(hù)孔道結(jié)構(gòu)的側(cè)壁，從而實現(xiàn)各向異 性刻蝕；工藝時間與所需要的刻蝕深度相關(guān)。

2.3試驗結(jié)果

圖1為光刻膠顯影后（即等離子體刻蝕之前）檢測 （ADI）的剖面掃描電子顯微鏡圖像，光刻所定義出的 特征尺寸約為50μm。

圖2為等離子體刻蝕后檢測（AEI）的剖面掃描電 子顯微鏡圖像。

從圖2（a）可以看出，其硅通孔的上開口尺寸（大 約為54μm）與光刻定義的特征尺寸（大約為50μm） 相差無幾，下開口尺寸（大約為43μm）則顯著小于光 刻定義的特征尺寸，再結(jié)合約65μm的刻蝕深度值， 可得出其側(cè)壁的平均角度大約為85°，有利于后續(xù)的 填充工藝；而從圖2（b）的放大圖可以更加清晰地看 出，硅通孔的頂部沒有出現(xiàn)明顯的在光刻膠底部向硅 通孔內(nèi)側(cè)的刻蝕現(xiàn)象，即沒有明顯的下切現(xiàn)象出現(xiàn)。進(jìn)一步的研究還發(fā)現(xiàn)，當(dāng)光刻定義出的圖案的特征尺 寸減小時，采用上述等離子體刻蝕技術(shù)所刻蝕出的圖 形的下切尺寸的絕對值也會隨之減小，而下切尺寸占 光刻定義尺寸的比值雖有上升，但有逐步趨于飽和的 趨勢，預(yù)示其有望向尺寸更小的三維封裝方向發(fā)展， 但相應(yīng)地也存在一定的挑戰(zhàn)。

3 分析與討論

對形成上述形貌的影響因素進(jìn)行探討。首先，調(diào) 整工藝配方中的上電極功率，若上電極功率增加，對 形貌的影響不大（上開口尺寸約為57μm，下開口尺寸 約為49μm，刻蝕深度約為65μm，下切現(xiàn)象加重，但 側(cè)壁的平均角度保持為約85°不變），圖3為等離子體 刻蝕后的剖面掃描電子顯微鏡圖像。上電極功率增加 后的等離子體刻蝕工藝配方如表2所示。

試驗結(jié)果證明，上電極功率并不是形成該形貌的 主要影響因素。通過進(jìn)一步的探索發(fā)現(xiàn)，若減小下電 極功率，則可以獲得側(cè)壁角度更加傾斜的硅通孔（上 開口尺寸約為62μm，下開口尺寸約為35μm，刻蝕深 度約為65μm，側(cè)壁平均角度約為76°），圖4為其等 離子體刻蝕后的剖面掃描電子顯微鏡圖像。

從圖4可以看出，相比于高深寬比的Bosch工藝， 該等離子體刻蝕技術(shù)在側(cè)壁粗糙度方面具有優(yōu)勢，有 利于后續(xù)工藝以及保證器件的電學(xué)性能。下電極功率 減小后的等離子體刻蝕工藝配方如表3所示。

對試驗的結(jié)果進(jìn)行分析，增加上電極功率會加大 下切現(xiàn)象（通過單側(cè)下切尺寸占光刻定義出的原始特 征尺寸的比例來定量描述該現(xiàn)象），但不會明顯影響 側(cè)壁的平均角度，而減小下電極功率則可以明顯減小 側(cè)壁的平均角度，等離子體刻蝕結(jié)果對比如表4所示。

從唯象的角度，對減小下電極射頻功率可以獲得 圓臺型微孔結(jié)構(gòu)進(jìn)行分析討論：對于電感耦合等離子 體刻蝕機而言，其上電極射頻功率用于產(chǎn)生等離子 體，下電極射頻功率用于牽引腔室中的等離子體向下 運動并作用于晶圓。等離子體的平均自由程有限，在 孔道結(jié)構(gòu)中運動時更容易發(fā)生湮滅，當(dāng)下電極功率不 足時，會使得到達(dá)孔道結(jié)構(gòu)底部的等離子體明顯少于 頂部，進(jìn)而獲得上大下小的圓臺型微孔結(jié)構(gòu)。

現(xiàn)有文獻(xiàn)中，硅通孔的下開口尺寸與光刻膠定義 的特征尺寸保持一致，傾斜側(cè)壁是通過較大的下切現(xiàn) 象獲得的，圖5（a）為現(xiàn)有文獻(xiàn)中的刻蝕技術(shù)示意圖。而本文提出的刻蝕方法，是硅通孔的上開口尺寸與光 刻膠定義的特征尺寸保持一致，通過對側(cè)壁的保護(hù)作 用使得下開口明顯小于光刻膠定義的特征尺寸而獲 得傾斜側(cè)壁。圖5為本文提出的等離子體刻蝕技術(shù)與 現(xiàn)有文獻(xiàn)中的刻蝕技術(shù)對比示意圖，當(dāng)光刻膠定義的 特征尺寸一定的情況下，通過本文提出的刻蝕方法能 得到尺寸更小的硅通孔結(jié)構(gòu)，從而使得硅通孔技術(shù)對 于光刻分辨率的要求降低。從定量的角度分析，采用現(xiàn)有技術(shù)來實現(xiàn)側(cè)壁角度為76°的硅通孔，假設(shè)刻蝕 深度為65μm、光刻定義的特征尺寸為50μm，通過一 個簡單的三角函數(shù)運算可以得到現(xiàn)有技術(shù)的上開口 需要達(dá)到82μm（現(xiàn)有技術(shù)的下開口尺寸與光刻定義 的特征尺寸50μm保持一致），比原始的特征尺寸50μm多出32μm，比本文報道的上開口尺寸還要多 出20μm，單側(cè)的下切值占特征尺寸的比例達(dá)到32%， 遠(yuǎn)大于3%~12%的比例，不利于封裝密度的提高。

另外，不同于集成電路制造領(lǐng)域（特別是制約先 進(jìn)制程發(fā)展的特征尺寸領(lǐng)域）的光刻定義的圖案（主 要是線條狀的圖案），先進(jìn)封裝領(lǐng)域的光刻圖案主要 是圓孔狀的圖案，在相同特征尺寸下的圓形圖案比線 條狀圖案對光刻分辨率的要求更高。

對硅通孔的側(cè)壁角度進(jìn)行進(jìn)一步的分析：一方 面，硅通孔刻蝕后的工藝是鈍化膠的涂布工藝或者通孔的填充工藝，所以通孔刻蝕的側(cè)壁不能太直，否則 不利于后續(xù)的鈍化膠涂布（無法掛膠）或者填孔工藝 （封口效應(yīng)）；另一方面，通孔刻蝕的側(cè)壁又不能太斜， 太斜的話會降低晶圓利用率，并且在回刻步驟中容易 破壞側(cè)壁的絕緣層。因此，這類圓臺硅通孔的側(cè)壁傾 斜角度在70°~88°最適宜。研究結(jié)果證明，通過調(diào)節(jié)下 電極功率可以實現(xiàn)圓臺硅通孔側(cè)壁傾斜角度的調(diào)節(jié)。

本技術(shù)所能實現(xiàn)的硅通孔深寬比還有待提升，目 前并不適合集成電路的高密度互連，更加適合分立器 件的先進(jìn)封裝，例如微機電系統(tǒng)器件（如低阻硅柱的 三維互連等）以及圖像傳感器件等的三維封裝。此 類器件的共同特征是所需的互連接口數(shù)量較少，而器 件尺寸又相對比較大。另外，采用本技術(shù)形成的硅通 孔側(cè)壁粗糙度具有優(yōu)勢，有利于減少光學(xué)傳輸損耗， 還可以應(yīng)用于半導(dǎo)體照明等領(lǐng)域。

4 結(jié)論

本文提出了一種圓臺硅通孔的刻蝕方法，可以在 先進(jìn)封裝（特別是針對圖像傳感器件的封裝）中引入 側(cè)壁平均角度在70°~88°的硅通孔互連結(jié)構(gòu)。通過施 加30 W及以下的下電極功率實現(xiàn)圓臺硅通孔的刻 蝕，該圓臺硅通孔的下開口尺寸顯著小于光刻定義的 特征尺寸。與現(xiàn)有文獻(xiàn)中的刻蝕技術(shù)不同，該刻蝕技 術(shù)可以降低工藝整合時對光刻分辨率的要求，且有利 于提高封裝密度。該刻蝕技術(shù)對于高深寬比的刻蝕還 具有一定的局限性，對于如何將該技術(shù)擴展到三維封 裝硅通孔刻蝕還需要進(jìn)一步的研究和探索。

審核編輯：湯梓紅