女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

硅通孔設(shè)計有助于實現(xiàn)更先進的封裝能力

封裝與高速技術(shù)前沿 ? 來源:封裝與高速技術(shù)前沿 ? 作者:封裝與高速技術(shù)前 ? 2022-10-27 12:53 ? 次閱讀

本文要點:

3D 集成電路需要一種方法來連接封裝中垂直堆疊的多個裸片

由此,與制造工藝相匹配的硅通孔(Through-Silicon Vias,TSV)設(shè)計應(yīng)運而生

硅通孔設(shè)計有助于實現(xiàn)更先進的封裝能力,可以在封裝的不同部分混用不同的通孔設(shè)計

3D 集成電路或2.5D 封裝方法,以及新的處理器ASIC,都依賴于以某種方式來連接封裝上相互堆疊的裸片。硅通孔是一種主要的互連技術(shù),用于在 2.5D/3D 封裝中通過中介層、基板、電源和堆疊的裸片間提供電氣連接。這些通孔提供了與 PCB 中相同的互連功能,但設(shè)計方法完全不一樣,需要根據(jù)它們在制造過程中的不同來設(shè)計。

如今,現(xiàn)代集成電路較常使用單一樣式的硅通孔,這是因為用于裸片堆疊互連的沉積工藝較難實現(xiàn)。盡管在實現(xiàn)方面沒有太多的靈活性,但硅通孔使 2.5D 封裝和堆疊式集成電路的規(guī)模逐步縮小,在bump 數(shù)量增多的情況下,依然可以使bump的中體尺寸變小。在我們?yōu)樵O(shè)計選擇硅通孔樣式之前,需要考慮制造工藝以及硅通孔在制造中的困難。

硅通孔設(shè)計

a482c74e-55b0-11ed-a3b6-dac502259ad0.jpg

3D 集成封裝基于裸片與中介層之間的垂直互連

硅通孔有三種設(shè)計樣式,用于連接中介層上堆疊的 3D 裸片,需要根據(jù)制造過程中的實現(xiàn)情況來選擇這些堆疊。硅通孔結(jié)構(gòu)一般用于集成了堆疊邏輯和存儲器的 2.5D/3D 集成系統(tǒng)級封裝。由于高帶寬存儲器占用了大量的封裝基板面積,針對這些部分使用硅通孔有諸多好處,可以沿著垂直堆疊的方向提供裸片之間的連接。

在 3D 集成電路中使用

硅通孔可以放置在 3D 集成電路中使用的裸片-裸片/裸片-晶圓工藝中,以定義通過基板和 I/O 的連接。下圖是以三種樣式實現(xiàn)的硅通孔截面示意圖。在這些圖中,通孔提供了一個長的垂直連接,垂直橫跨基板,并可進入多個裸片層。

3D 集成電路中的硅通孔可以采用三種方法進行設(shè)計和放置:

a4bca464-55b0-11ed-a3b6-dac502259ad0.png

硅通孔的先通孔、中通孔和后通孔工藝

先通孔

先制作通孔,然后再將元件或鍵合裸片擺放在中介層上。首先,在通孔中沉積金屬,然后覆蓋結(jié)構(gòu)的頂部。堆疊裸片之間的金屬化連接,用于連接基板層并完成與硅通孔的連接。

放置通孔需要在金屬化之前、擺放電路之后進行。在堆疊過程中,通孔結(jié)構(gòu)要達(dá)到不同的層,并提供層之間的連接。盲孔、埋孔和通孔版本的硅通孔可以在這個過程中輕松放置。

中通孔

后通孔

顧名思義,通孔是在堆疊和金屬化之后形成的,也叫做背面硅通孔。在這個過程中,將一個長的通孔結(jié)構(gòu)沿著封裝放置并穿過基板。該過程不影響金屬化,也不需要在晶圓減薄過程中納入顯現(xiàn) (reveal) 工藝。

用于在硅片上形成這些硅通孔的主要活性離子蝕刻工藝,是使用六氟化硫 (SF6) 和 C4F8 鈍化的 Bosch 蝕刻工藝。雖然非常大的孔可以由蝕刻掩膜定義并通過這種工藝形成,但蝕刻率對孔的長寬比非常敏感。在蝕刻之后,利用銅的電化學(xué)沉積來形成種子層,并通過電鍍堆積出孔的結(jié)構(gòu)。

在中介層和晶圓級封裝中使用

硅通孔也可用于中介層,將多個芯片或堆疊的裸片連接成 2.5D 封裝。擺放在中介層上的單個芯片可以是單片集成電路或硅上堆疊裸片,每個都有自己的硅通孔。這些堆疊的元件也可以是細(xì)間距 BGA/倒裝芯片封裝中的非標(biāo)準(zhǔn)元件,直接粘合在中介層的金屬焊盤上。然后,中介層利用倒裝芯片 bump 安裝到封裝基板上,如下圖所示:

a4dad3a8-55b0-11ed-a3b6-dac502259ad0.png

硅中介層上的 2.5D 集成封裝

中介層中硅通孔的制造工藝與單片或裸片堆疊 3D 集成電路(見上文)的制造工藝基本相同,涉及類似的蝕刻和堆積工藝。這種工藝也可以直接在芯片的晶圓上制造通孔和形成封裝,稱為晶圓級封裝。然后,這些晶圓級封裝可以粘合到異構(gòu) 3D 集成電路上,或者可以形成 bump,直接安裝到 2.5D 封裝中使用的中介層上。

硅通孔對信號完整性有何影響

按照集成電路的尺寸標(biāo)準(zhǔn),硅通孔的結(jié)構(gòu)非常大,并且長寬比較高,因此在選擇硅通孔時要格外關(guān)注成本,因為這些大型結(jié)構(gòu)需要更長的加工時間。此外,其直徑可以達(dá)到幾微米,且可能帶有扇形輪廓,會帶來可靠性問題。然而,盡管制造復(fù)雜性有所增加,但考慮到信號和電源完整性,依然利大于弊,包括:

電源損耗更低,因為硅通互連比水平通道要短

沿著互連長度的寄生效應(yīng)更小

由于寄生電容更少,信號轉(zhuǎn)換更快

對繼續(xù)進行 3D 集成和異構(gòu)集成來說是十分必要的

如果 VLSI 設(shè)計師想為專門的應(yīng)用開發(fā)更先進的元件,就需要在物理布局中設(shè)計硅通孔,并運行基本的信號仿真來驗證電氣行為。

如果想在設(shè)計中實現(xiàn) 2.5D/3D 封裝的所有優(yōu)勢,請使用 Cadence 的全套系統(tǒng)分析工具。VLSI 設(shè)計師可以將多個特征模塊集成到新的設(shè)計中,并定義中介層連接,實現(xiàn)持續(xù)集成和擴展。強大的場求解器提供全套軟件仿真功能,與電路設(shè)計和 PCB layout 軟件集成,打造了一個完整的系統(tǒng)設(shè)計工具包,適用于各類應(yīng)用和各種復(fù)雜程度的設(shè)計。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5420

    文章

    11956

    瀏覽量

    367237
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4354

    文章

    23428

    瀏覽量

    406928
  • 封裝
    +關(guān)注

    關(guān)注

    128

    文章

    8526

    瀏覽量

    144828

原文標(biāo)題:技術(shù)博客 I 3D-IC 中 硅通孔TSV 的設(shè)計與制造

文章出處:【微信號:封裝與高速技術(shù)前沿,微信公眾號:封裝與高速技術(shù)前沿】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    TSV填充材料

    電子發(fā)燒友網(wǎng)報道(文/黃山明)TSV(Through Silicon Via)即技術(shù),是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導(dǎo)通,實現(xiàn)芯片之間互連的技術(shù),是2.5D/3D封裝
    的頭像 發(fā)表于 04-14 01:15 ?1381次閱讀

    芯片先進封裝(TSV)技術(shù)說明

    高性能計算機中日益廣泛采用“處理器+存儲器”體系架構(gòu),近兩年來Intel、AMD、 Nvidia都相繼推出了基于該構(gòu)架的計算處理單元產(chǎn)品,將多個存儲器與處理器集成在一個TSV轉(zhuǎn)接基板上,以提高計算
    的頭像 發(fā)表于 01-27 10:13 ?1399次閱讀
    芯片<b class='flag-5'>先進</b><b class='flag-5'>封裝</b><b class='flag-5'>硅</b>通<b class='flag-5'>孔</b>(TSV)技術(shù)說明

    BJT的封裝類型與選擇

    :占用空間小,適合高密度封裝有助于提高電路的可靠性和性能。 缺點 :焊接過程需要自動化設(shè)備,維修較為困難。 1.3
    的頭像 發(fā)表于 12-31 16:32 ?759次閱讀

    先進封裝技術(shù)-17橋技術(shù)(下)

    先進封裝技術(shù)(Semiconductor Advanced Packaging) - 1 混合鍵合技術(shù)(上) 先進封裝技術(shù)(Semiconductor Advanced Packagi
    的頭像 發(fā)表于 12-24 10:59 ?1636次閱讀
    <b class='flag-5'>先進</b><b class='flag-5'>封裝</b>技術(shù)-17<b class='flag-5'>硅</b>橋技術(shù)(下)

    先進封裝的核心概念、技術(shù)和發(fā)展趨勢

    的示意圖和實物照片,顯示了垂直互聯(lián)結(jié)構(gòu)。 XY平面和Z軸延伸的關(guān)鍵技術(shù) 現(xiàn)代先進封裝可分為兩種主要方式:XY平面延伸和Z軸延伸。XY平面延伸主要利用重布線層(RDL)技術(shù)進行信號布線,而Z軸延伸則采用
    的頭像 發(fā)表于 12-18 09:59 ?1096次閱讀
    <b class='flag-5'>先進</b><b class='flag-5'>封裝</b>的核心概念、技術(shù)和發(fā)展趨勢

    先進封裝中的TSV/技術(shù)介紹

    注入導(dǎo)電物質(zhì),將相同類別芯片或不同類別的芯片進行互連,達(dá)到芯片級集成的先進封裝技術(shù)。 TSV技術(shù)中的這個通道中主要是通過銅等導(dǎo)電物質(zhì)的填充完成的垂直電氣互連,減小信號延遲,降低電
    的頭像 發(fā)表于 12-17 14:17 ?1529次閱讀
    <b class='flag-5'>先進</b><b class='flag-5'>封裝</b>中的TSV/<b class='flag-5'>硅</b>通<b class='flag-5'>孔</b>技術(shù)介紹

    高性能半導(dǎo)體封裝TGV技術(shù)的最新進展

    也存在電氣損耗、基板翹曲和高制造成本等挑戰(zhàn)。相比之下,基于玻璃的玻璃通 (TGV) 具有良好的特性,例如出色的絕緣性能、成本效益和可變的熱膨脹系數(shù) (CTE) 值,可減輕堆疊器件的翹曲。此外,它們還有助于小型化并支持高頻應(yīng)用。本文概述了半導(dǎo)體
    的頭像 發(fā)表于 12-06 09:19 ?2553次閱讀
    高性能半導(dǎo)體<b class='flag-5'>封裝</b>TGV技術(shù)的最新進展

    XD08M3232紅外感應(yīng)單片機擁有哪些配置實現(xiàn)高性能處理能力

    的應(yīng)用,自帶恒流驅(qū)動電路可以避免光衰等問題,確保輸入信號的穩(wěn)定性。穩(wěn)定的輸入信號有助于后續(xù)的信號處理,減少因信號波動而帶來的額外處理負(fù)擔(dān),使得單片機可以更高效地對數(shù)據(jù)進行處理,從而有助于實現(xiàn)高性能的處理
    發(fā)表于 11-23 15:08

    XD08M3232紅外感應(yīng)單片機擁有哪些配置實現(xiàn)高性能處理能力

    來的額外處理負(fù)擔(dān),使得單片機可以更高效地對數(shù)據(jù)進行處理,從而有助于實現(xiàn)高性能的處理能力。 內(nèi)置兩路軌到軌運算放大器 :能夠?qū)Φ头鹊妮斎胄盘栠M行有效放大。在不同場景下,通過放大傳感器信號,可以提高信號
    發(fā)表于 11-07 14:04

    玻璃通工藝流程說明

    TGV(Through-Glass Via),玻璃通,即是一種在玻璃基板上制造貫穿通的技術(shù),與(TSV)都是先進
    的頭像 發(fā)表于 10-18 15:06 ?1355次閱讀
    玻璃通<b class='flag-5'>孔</b>工藝流程說明

    多級寬帶放大器各級之間pcb獨立分開,信號線用sma線相接,電源線用普通銅線導(dǎo)線,有助于抗干擾嗎?

    請問,多級寬帶放大器各級之間pcb獨立分開,信號線用sma線相接,電源線用普通銅線導(dǎo)線,有助于抗干擾么?
    發(fā)表于 09-05 06:35

    關(guān)于一些有助于優(yōu)化電源設(shè)計的新型材料

    眾所周知,人們對更高電源效率的追求正在推動性能的全方位提升。材料科學(xué)的進步對于優(yōu)化電源設(shè)計和開發(fā)更高效、更緊湊和更可靠的解決方案發(fā)揮著關(guān)鍵作用。下文列出了一些有助于優(yōu)化電源設(shè)計的新材料。
    的頭像 發(fā)表于 08-29 15:26 ?705次閱讀

    MSPM0-高級控制計時器有助于實現(xiàn)更好的控制和更好的數(shù)字輸出

    電子發(fā)燒友網(wǎng)站提供《MSPM0-高級控制計時器有助于實現(xiàn)更好的控制和更好的數(shù)字輸出.pdf》資料免費下載
    發(fā)表于 08-28 11:30 ?0次下載
    MSPM0-高級控制計時器<b class='flag-5'>有助于</b><b class='flag-5'>實現(xiàn)</b>更好的控制和更好的數(shù)字輸出

    有助于提高網(wǎng)絡(luò)設(shè)備性能的FRAM SF25C20(MB85RS2MT)

    有助于提高網(wǎng)絡(luò)設(shè)備性能的FRAM SF25C20(MB85RS2MT)
    的頭像 發(fā)表于 07-25 09:49 ?532次閱讀
    <b class='flag-5'>有助于</b>提高網(wǎng)絡(luò)設(shè)備性能的FRAM SF25C20(MB85RS2MT)

    愛普生的高精度傳感技術(shù)有助于監(jiān)控自動化

    Epson、JREast和NaganoKeiki聯(lián)合開發(fā)了一種適用于鐵路運營商的實用撓度監(jiān)測設(shè)備-愛普生的高精度傳感技術(shù)有助于監(jiān)控自動化-SeikoEpsonCorporation(TSE:6724
    的頭像 發(fā)表于 06-27 10:53 ?554次閱讀
    愛普生的高精度傳感技術(shù)<b class='flag-5'>有助于</b>監(jiān)控自動化