對RTL級芯片開發來說，仿真仍是主要的功能驗證方式。

以典型的芯片設計流程為例，開發者會在早期運行靜態驗證，檢測各種結構錯誤，例如跨時鐘域（CDC）和跨復位域（RDC）錯誤，此類靜態分析發現的錯誤量約占總數的10%左右。之后進行形式驗證（主要用于塊級檢測），這個過程通常可檢測出20%的錯誤。通過仿真可找出多達65%的錯誤，最后5%則通過硬件加速和原型驗證找出來。

在仿真方面，開發者主要會面臨性能、調試周轉時間（TAT）和覆蓋收斂等挑戰。RTL設計每變化一次，回歸就需要重新運行一次；頻繁的回歸對仿真器的性能是有要求的，否則就很可能導致項目延遲。但隨著摩爾定律的放緩，單純換用最新的服務器其實很難讓性能有明顯的提升。

人工智能（AI）和機器學習（ML）的出現，讓開發者們在不對硬件進行升級的情況下也能實現性能的提升。在新思科技的VCS仿真器中，AI和ML可幫助開發者從軟件提供的眾多選項中選擇最優組合，從而實現對仿真性能的優化。

此外，AI/ML還幫助新思科技Verdi自動調試系統的回歸調試自動化（用于故障分箱、分類和分流）縮短了調試TAT，并在新思科技的VCS環境中實現了加速覆蓋收斂。

通過ML調整仿真器選項

許多仿真器選項、設計特性相關選項和回歸設置都會對性能產生影響，但手動調整找出最佳設置不僅耗時，還需要開發者在仿真器和用戶環境方面擁有大量專業知識，這樣的人才其實不多。因此，仿真器設置的優化往往效率低下，耗時耗力。此外，需要設置的選項涵蓋了設計/測試平臺的編譯和仿真運行階段，隨著仿真器性能逐漸趨向極限，使用不同的設置重復編譯和運行也會進一步延長項目開發時間。

即使開發者們不覺得麻煩，設置的優化也并不是做完一次就一勞永逸了。設計和測試平臺需要不斷的改進，并不斷運行多次回歸，為了達到最高性能，設置需要不斷的進行調整。借助ML學習仿真器選項，仿真器可以根據需要自動調整設置，從而提高回歸測試的性能與效率。新思科技VCS仿真器內的動態性能優化（DPO）技術可使用ML從先前的回歸中學習經驗，無需用戶干預即可根據需要調整仿真器設置。 ?根據RTL/測試平臺的更新情況、性能隨時間的下降情況和調試能力等因素，開發者可自行設置仿真器學習階段的運行頻率。此外隨著回歸運行次數的增加，DPO可以利用這些學習經驗縮短回歸TAT的總耗時。

開發者可以根據設計類型（門級/RTL/低功耗）和性能瓶頸（編譯/運行時），使用最合適的DPO應用，VCS仿真器的每個新版本也會針對不同方面的性能加入新的DPO應用。

案例分析

VCS DPO技術的實際應用

微軟公司曾在新思科技一年一度的“驗證日”上展示過一項有趣的案例分析：DPO在健全性測試上的應用。

健全性測試每天都會運行很多次，因此任何優化都會對提高計算資源的使用效率有所幫助。通常學習階段的運行速度會比基礎水平慢30%左右，但由于前面提到的那些因素，這些運行僅在需要時使用即可。由于該應用程序的運行速度平均可提高25%，因此在不增加額外算力的情況下，開發團隊每天運行健全性測試的次數可增加約30%。

在過去的一項量產片上系統（SoC）項目中，新思科技的應用工程師和研發工程師協助用戶一同優化仿真器設置，并將回歸周轉時間成功縮短了1.4倍。此外，在使用新思科技的VCS DPO后，回歸周轉時間在此基礎上又進一步縮短了1.13倍，凈（總）改善率達1.58倍。而且在以默認仿真器設置使用DPO時，且在完全沒有進行手動優化的情況下，回歸周轉時間同樣縮短了1.58倍。

還有另一家用戶曾表示：在仿真回歸中使用DPO，性能提高了25%。

可以說在多樣化應用和全自動流程的加持下，任何新思科技的VCS用戶都能通過仿真設置優化大幅縮短回歸周轉時間。

結語

在幫助開發者應對傳統手動流程的挑戰中，AI/ML以及自動化功不可沒，尤其是在性能調優、調試和覆蓋率收斂這三方面。隨著回歸數據量的爆炸式增長，以及驗證挑戰的不斷變化和演進，將會有更多開發者選擇在仿真中使用自動化工具。

點擊閱讀原文下載白皮書，進一步了解如何使用DPO實現自動化性能改善。