作者：Eric Modica and Michael Arkin

當運算放大器的輸入電壓超過指定的輸入電壓范圍，或者在極端情況下超過放大器的電源電壓時，可能會出現性能故障，甚至損壞。本文討論了過壓條件的一些常見原因和影響，如何在未受保護的放大器中添加繁瑣的過壓保護，以及新型放大器的集成過壓保護如何為設計人員提供緊湊、可靠、透明、經濟高效的解決方案。

所有電子元件都有可以承受的施加電壓的上限。當超過這些上限中的任何一個時，其影響范圍從操作的瞬間中斷到系統閂鎖再到永久性損壞。給定組件可以承受的過電壓量取決于幾個因素，包括零件是安裝還是偶然接觸、過壓事件的幅度和持續時間以及器件的魯棒性。

精密放大器通常是傳感器測量信號鏈中的第一個元件，最容易受到過壓故障的影響。選擇精密放大器時，系統設計人員必須了解放大器的共模輸入范圍。在數據手冊中，共模輸入范圍可以由輸入電壓范圍（IVR）指定，也可以在共模抑制比（CMRR）的測試條件下指定，或兩者兼而有之。

過壓條件的真實原因

放大器需要：過壓保護，以防止電源排序、睡眠模式開關和電壓尖峰引起的故障;和 ESD 保護，即使在處理過程中也能防止靜電放電 （ESD） 引起的故障。安裝后，器件可能會受到系統電源時序條件的影響，這會導致重復的過壓應力。系統設計人員尋求將故障電流從敏感元件引開的方法，或者將這些故障電流限制到足以避免損壞的方法。

在具有多個電源電壓的復雜分布式電源架構（DPA）系統中，電源排序允許為系統電路的各個部分供電的電源在不同時間打開和關閉。排序不當會導致任何器件的任何引腳上出現過壓和閂鎖情況。隨著對能效的日益關注，許多系統實現了復雜的睡眠和待機模式。這意味著系統的某些部分可能會斷電，而其他部分可能會保持通電和活動狀態。與電源排序一樣，這些情況可能導致不可預測的過壓事件，但主要是在輸入引腳上。

許多類型的傳感器可能會產生意外的輸出尖峰，這些尖峰與它們要測量的物理現象無關。這種類型的過壓情況通常只影響輸入引腳。

靜電放電是一種眾所周知的過壓事件，通常發生在組件安裝之前。它可能造成的損壞非常普遍，以至于行業驅動的規范（如JESD22-A114D）決定了如何測試和指定半導體承受各種類型的ESD事件的能力。幾乎所有半導體產品都包含某種形式的集成保護器件。AN-397應用筆記“標準線性集成電路的電致損壞：最常見的原因和防止復發的相關修復”是一個很好的參考，詳細介紹了這個主題。ESD單元設計為在高能量脈沖后進入低阻抗狀態。這不會限制輸入電流，但確實為電源軌提供了低阻抗路徑。

簡單案例研究：電源排序

隨著混合信號電路變得無處不在，單個PCB上對多個電源的需求也隨之增加。請參閱AN-932應用筆記“電源排序”，了解新設計中需要考慮的一些細微問題，特別是當需要多個不相關的電源時。

精密放大器可能會成為這種情況的受害者。圖1所示為配置為差分放大器的運算放大器。放大器通過R檢測電流意義并提供與產生的壓降成比例的輸出。必須注意由R形成的分頻器3和 R4將輸入偏置在指定的 IVR 內的某個位置。如果放大器的電源電壓不是從V得出的SY和 V抄送在 V 之后出現SY，A1反相輸入端的電壓為：

哪里我–取決于A1在沒有電源時的輸入阻抗。如果放大器不是為處理過壓條件而設計的，則最可能的電流路徑是通過ESD二極管、箝位二極管或寄生二極管到達電源或地。如果該電壓超出IVR或電流超過數據手冊的最大額定值，則可能會發生損壞。

過壓保護放大器（如ADA4091和ADA4096）上使用的ESD結構不是二極管，而是DIAC（雙向“交流二極管”）器件，因此即使沒有電源，這些放大器也能承受過壓條件。

圖1.差分放大器高邊電流傳感器。如果 VSY在 V 之前通電抄送，放大器的輸入電壓或電流可能超過數據手冊的最大值。

運算放大器的故障條件

圖2所示為N溝道JFET輸入級（J1， J2， R1和 R2），后接是次級增益級和輸出緩沖器（A1）。當開環放大器在其規定的IVR內時，差分輸入信號（VIN+– V在–） 與 V 異相 180 度差異.如圖所示作為單位增益緩沖器連接時，如果共模電壓在V處IN+超過放大器的 IVR，J1的柵極漏極將解夾并傳導整個 200μA 級電流。只要J1的柵極-漏極電壓保持反向偏置，在 V 處進一步增加IN+不會導致 V 發生變化差異（五外保持在正軌）。一旦J1的柵極漏極變為正向偏置，然而，V 進一步增加IN+提高A1反相輸入端的電壓，導致輸入信號和V之間出現不希望的反相差異.

圖2.概念N溝道、JFET輸入運算放大器

圖3顯示了A1輸出端的反相示例。與雙極性輸入放大器不同，JFET放大器容易發生反相，因為它們的輸入沒有箝位。CMOS放大器通常不受反相影響，因為柵極與漏極電氣隔離。如果沒有發生相位反轉，運算放大器制造商通常會在數據手冊中說明這一點。在以下情況下，可以反相：放大器輸入不是CMOS，最大差分輸入為VSY，并且數據手冊未聲明抗相位反轉。雖然相位反轉本身是非破壞性的，但它會引起正反饋，從而導致伺服回路不穩定。

圖3.當 V在超過規定的IVR，輸入相位反轉導致放大器的輸出變為負值。

系統設計人員還必須關注當放大器輸入被拉到電源之外時會發生什么。大多數情況下，當電源排序導致源信號在放大器電源導通之前處于活動狀態時，或者當電源在導通、關斷或工作期間出現尖峰時，就會發生這種故障情況。這種情況對大多數放大器都是破壞性的，特別是當過壓大于二極管壓降時。

圖4所示為具有ESD保護二極管和箝位二極管的典型雙極性輸入級。在緩沖區配置中，當 VIN+超過任一電源軌，ESD和箝位二極管將正向偏置。由于源阻抗非常低，這些二極管將在源極允許的范圍內傳導盡可能多的電流。AD8622等精密放大器通過與輸入端串聯500 Ω電阻來提供少量差動保護，以在施加差分電壓時限制輸入電流，但僅在不超過最大輸入電流規格的情況下提供保護。如果最大輸入電流為5 mA，則允許的最大差分電壓為5 V。 請注意，這些電阻不與ESD二極管串聯，因此它們不能限制流向電源軌的電流（例如，在過壓條件下）。

圖4.顯示ESD和差動保護二極管的雙極性輸入級。

圖5顯示了同時施加差分輸入和過壓的無保護雙極性運算放大器的輸入電流-電壓關系。一旦施加的電壓超過二極管壓降，電流就會變得具有破壞性，降低甚至破壞運算放大器。

圖5.運算放大器輸入電流在差分輸入電壓超過二極管壓降時。

外部輸入過壓保護

從半導體運算放大器問世的早期開始，IC設計人員就不得不在芯片架構和外部電路之間進行權衡，以應對其弱點。故障保護一直是最困難的問題領域之一（例如，參見MT-036，“運算放大器輸出反相和輸入過壓保護”和MT-069，“儀表放大器輸入過壓保護”）。

系統設計人員需要精密運算放大器的兩個特性是其低失調電壓（V操作系統）和高共模抑制比（CMRR），這兩者都簡化了校準并最大限度地減少了動態誤差。為了在存在電氣過應力（EOS）的情況下保持這些規格，雙極性運算放大器通常包括內部箝位二極管和與其輸入串聯的小限幅電阻，但這些不能解決輸入超過供電軌時引起的故障條件。為了增加保護，系統設計人員可以實現如圖6所示的電路。

圖6.精密運算放大器，具有外部保護功能，采用限流電阻和兩個肖特基二極管。RFB設置為等于 R過壓保護以平衡輸入偏置電流引起的失調。

R過壓保護將限制進入運算放大器的電流，如果信號源為 V在先通電。肖特基二極管的正向電壓比典型的小信號二極管低200 mV，因此所有過壓電流都將通過外部二極管D1和 D2.但是，這些二極管會降低運算放大器的規格。例如，1N5711的反向漏電圖（見圖7）可用于確定給定OVP電阻的CMRR損失。1N5711 的反向漏電流在 0 V 時為 0 nA，在 30 V 時為 60 nA。在共模為 0 V 時，附加 I操作系統由 D 引起1和 D2取決于它們的泄漏匹配程度。當 V在取至 +15 V、D1將反向偏置 30 V，D2將具有 0 V 偏置。因此，額外的60 nA流入R過壓保護.當輸入變為–15 V時，D1和 D2電動交換位置，60 nA 從 R 流出過壓保護.附加的 I操作系統由保護二極管在任何共模下引起的原因很簡單：

圖7.1N5711反向電流與連續反向電壓的關系。

根據公式2，V操作系統懲罰可以在共模范圍的極端值推導出來，如下所示：

使用 60 nA 作為 1N5711 在 30 V 時的泄漏，并使用 5kΩ 保護電阻 V操作系統在每個極端情況下將增加 300 μV，從而產生額外的 600 μV ?V操作系統在整個輸入電壓范圍內。在數據手冊中，具有110 dB CMRR的運算放大器將降低17 dB。插入反饋電阻以均衡源阻抗僅在共模為0 V時有幫助，并且不會阻止額外的I電壓操作系統在整個共模范圍內。表1顯示了通常用于保護精密放大器的二極管的相同計算結果。對于CMRR懲罰計算，假設使用5 kΩ保護電阻。所有成本均為 www.mouser.com 最近的美元報價（2011年）。

圖6所示方法的另一個可能缺點是保護二極管將過壓電流分流到電源中。例如，如果正電源不能吸收大量電流，則過壓電流會迫使正電源電壓增加。

防止這種情況的一種方法是使用從正輸入到地的背靠背齊納二極管，如圖8所示。當齊納電壓為任一D時1或 D2超過時，二極管將過壓電流分流至地，保護電源。這種配置可防止過壓條件下的電荷泵浦，但齊納二極管的漏電流和電容高于小信號二極管。此外，齊納二極管在其漏電流曲線中具有軟拐點特性。如前所述，這在放大器的共模范圍內增加了額外的CMRR損失。例如，BZB84-C24 是一對背靠背齊納二極管，工作電壓介于 22.8 V 和 25.6 V 之間。反向電流在16.8 V時的最大額定值為50 nA，但制造商沒有具體說明泄漏更接近齊納電壓的泄漏。此外，為了實現更尖銳的擊穿特性，齊納二極管通常由比其小信號表親更高的摻雜擴散組成。這會導致寄生電容相對增加，從而導致失真增加（特別是在較高振幅下）和不穩定性增加。

圖8.具有外部保護功能的精密運算放大器，采用一個限流電阻和兩個齊納二極管。

早期集成過壓保護

上一節討論了一些常用的外部放大器保護方法的缺點。如果放大器本身設計為可承受較大的輸入過壓，則可以避免其中一些缺點。圖9所示為用于差分輸入對的通用集成保護方案。

圖9.具有阻性過壓保護的差分輸入對（未顯示ESD保護）。

該電路在兩個放大器輸入端均包括輸入保護電阻。雖然通常只需要一個輸入端的過壓保護，但均衡每個輸入端的寄生電容和漏電 4 Analog Dialogue 46-02，2012 年 2 月，可降低失真和失調電流。此外，二極管不必處理ESD事件，因此它們可以相對較小。

增加外部或內部電阻會增加放大器的和方根（RSS）熱噪聲（公式4）：

如果使用1 kΩ電阻保護具有4 nV/√Hz噪聲的運算放大器，則總電壓噪聲將增加√2。集成保護電阻不會改變過壓保護會增加折合到輸入端的電壓噪聲的事實，但積分R會增加1和 R2使用運算放大器可確保數據手冊中的噪聲規格涵蓋保護電路。為了避免噪聲-過壓權衡，需要一個保護電路，當放大器輸入在規定范圍內時，該電路具有低電阻，當放大器輸入超過供電軌時，該電路具有非常高的電阻。該特性將按需提供改進的過壓保護，從而降低正常工作條件下的總體噪聲貢獻。圖10顯示了一個以這種方式工作的電路實現。

圖 10.具有有源過壓保護的輸入差分對。

JXY都是 P 溝道 JFET;它們是耗盡模式器件，因此通道與源極和漏極極性相同。當放大器輸入電平在供電軌之間時，J1一和 J2一用作電阻等于 R 的簡單電阻器德森因為輸入偏置電流足夠小，通道和柵極之間的任何電位差都不會擠壓通道閉合。如果 VIN+如果二極管壓降超過負電源，電流將開始流過J1一，導致排水管捏合關閉。這種轉變實際上是J1一移出三極管并進入線性區域。如果 VIN+超過正電源電壓一個二極管壓降，J1一將充當橫向PNP。VIN+至柵極將充當正向偏置發射極基極結，另一個結充當基極集電極，保持過電壓。

圖11的電流-電壓曲線顯示了FET保護運算放大器在承受過壓掃描時的輸入阻抗變化。R型德森保護場效應管為 4.5 kΩ;當放大器的正輸入被拉到電源軌以上時，保護FET的電阻在30 V時迅速增加到22 kΩ，將輸入電流限制在1.5 mA。

圖 11.FET保護運算放大器在承受直流過壓掃描時的有效輸入阻抗。

集成的好處

ADA4091和ADA4096等放大器表明，可以在對精度影響最小的情況下實現穩健的過壓容限運算放大器輸入（如圖10所示）。無論電源電平如何，ADA4096均提供32 V保護，無需使用價格低廉但會大大降低放大器精度的外部元件，也無需使用精度但比放大器本身成本更高的外部元件。

圖12顯示了采用2 mm ×2 mm LFCSP封裝的ADA4096-2，旁邊是幾個通常用于外部輸入保護的分立元件。ADA4096-2的集成保護功能可顯著減小PCB尺寸;其影響包含在運算放大器的規格中;即使未通電，它也能保護放大器（見圖13）。此外，ADA4091和ADA4096具有軌到軌輸入和輸出（RRIO），并且在整個過壓保護范圍內沒有相位反轉（見圖14）。這些優勢使系統設計人員無需擔心電源排序和閂鎖。

圖 12.ADA4096-2采用2 mm×2 mm封裝，占用的空間比通常用于外部電壓保護的兩個元件小。

圖 13.ADA4096-2輸入OVP限流（帶電和不帶電源）。

圖 14.ADA4096-2采用±10 V電源供電，輸入在電源軌上方和下方拉動30V。

結論

總之，集成過壓保護具有許多優點：

提高了模擬信號鏈的魯棒性和精度。

縮短上市時間 （TTM）、縮短設計時間并降低測試要求。

降低物料清單 （BOM） 成本。

批準的組件列表中所需的組件更少。

減少PCB尺寸/提高密度。

降低故障率。

審核編輯：郭婷