自對(duì)準(zhǔn)硅化物 (Self -Aligned Silicide) 工藝

傳統(tǒng)的 CMOS 工藝（如32nm或更早的節(jié)點(diǎn)上）是基于氧化硅/多晶硅結(jié)構(gòu)形成源漏的（即非 HKMG 和非應(yīng)變?cè)绰┑墓に嚵鞒蹋虼朔Q為先柵 ( Gate-First）工藝。在有源區(qū)和多晶硅柵區(qū)多采用同時(shí)形成硅化物的自對(duì)準(zhǔn)技術(shù)，如圖所示。

形成多晶硅柵和源漏之后，先用濕法或干法清除在有源區(qū) (AA)和多晶硅柵表面的氧化物，濺射一薄層（厚度范圍 10~20nm）金屬（鈷Co 或鎳Ni)，緊接著進(jìn)行第1次 RTA(溫度范圍為 400-550°C），與硅接觸的金屬發(fā)生反應(yīng)形成金屬硅化物（Metal Silicide)。然后，用 SC1 溶劑去掉氧化硅上剩余的未參與反應(yīng)的金屬，并進(jìn)行第2 次RTA（溫度約為 700°C)，在有源區(qū)和多晶硅柵區(qū)域上留有金屬硅化物，這一過程被稱為自對(duì)準(zhǔn)硅化物工藝。之后，沉積氮氧硅和磷硅玻璃（PSG)，并用CMP 進(jìn)行平坦化，再沉積一層 CVD 氧化物(TEOS-ox）來密封 PSG，形成柵-金屬層間介質(zhì) (Inter-Layer Dielectrie, ILD)。

審核編輯 ：李倩