前段集成工藝（FEOL）
鍺硅（SiGe）外延（p-MOS源漏）
自 32 nm節點以來，CMOS 器件結構已從多晶硅柵（如硅氧化/多晶硅結構）和非應變源漏結構演變到利用高k柵介質/金屬柵 (high-k/ Metal-Gate, HKMG)和應變硅源漏，如圖所示。
其制造工藝流程如下：首先形成補償側墻(Offset Spacer)，經n+/p+輕摻雜源漏后，選擇性地進行圖形化，在p型源漏區先進行干法刻蝕，使其凹陷適當的深度(30~100nm)；然后采用濕法各向異性刻蝕形成“鉆石”形腔（Diamond Cavity，又稱“∑”形狀）；接著外延鍺硅(SiGe）形成p-MOS 的源漏，p型摻雜可由原位硼摻雜或硼離子注入和快速熱退火（RTA) 來形成。p型源漏的鉆石形鍺硅面向溝道的鄰近尖點(DiamondTip)，可有效地增強沿溝道方向的壓應力，因此也增強了溝道空穴遷移率。
審核編輯 ：李倩
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
CMOS
+關注
關注
58文章
5978瀏覽量
238006 -
晶硅
+關注
關注
1文章
51瀏覽量
22900
原文標題：前段集成工藝（FEOL）- 6
文章出處：【微信號：Semi Connect，微信公眾號：Semi Connect】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
概倫電子集成電路工藝與設計驗證評估平臺ME-Pro介紹
ME-Pro是概倫電子自主研發的用于聯動集成電路工藝與設計的創新性驗證評估平臺，為集成電路設計、CAD、工藝開發、SPICE模型和PDK專業從業人員提供了一個共用平臺。
CMOS集成電路的基本制造工藝
本文主要介紹CMOS集成電路基本制造工藝，特別聚焦于0.18μm工藝節點及其前后的變化，分述如下：前段工序（FrontEnd）；0.18μmCMOS
集成電路制造工藝中的偽柵去除技術介紹
本文介紹了集成電路制造工藝中的偽柵去除技術，分別討論了高介電常數柵極工藝、先柵極工藝和后柵極工藝對比，并詳解了偽柵去除
集成電路工藝中的金屬介紹
本文介紹了集成電路工藝中的金屬。 集成電路工藝中的金屬 概述 在芯片制造領域，金屬化這一關鍵環節指的是在芯片表面覆蓋一層金屬。除了部分起到輔助作用的阻擋層和種子層金屬之外，在
集成電路新突破：HKMG工藝引領性能革命
Gate，簡稱HKMG）工藝。HKMG工藝作為現代集成電路制造中的關鍵技術之一，對提升芯片性能、降低功耗具有重要意義。本文將詳細介紹HKMG工藝的基本原理、分類
大馬士革銅互連工藝詳解
芯片制造可分為前段(FEOL)晶體管制造和后段(BEOL)金屬互連制造。后段工藝是制備導線將前段制造出的各個元器件串連起來連接各晶體管，并分配時鐘和其他信號，也為各種電子系統組件提供電
芯片封裝工藝集成工程師的必修課程指南
隨著信息技術的飛速發展，芯片作為現代電子設備的核心部件，其重要性日益凸顯。而芯片封裝工藝集成工程師作為芯片制造過程中的關鍵角色，需要掌握一系列復雜的課程知識，以確保芯片的性能、穩定性和可靠性。本文將從多個方面詳細闡述芯片封裝工藝
晶合集成28納米邏輯工藝通過驗證
近日，晶合集成在新工藝研發領域取得了重要突破。在2024年第三季度，晶合集成成功通過了28納米邏輯芯片的功能性驗證，并順利點亮了TV，標志著其28納米制程技術又邁出了堅實的一步。
集成電路工藝學習之路：從零基礎到專業水平的蛻變
集成電路（IC）作為現代電子技術的核心，其制造工藝的復雜性和先進性直接決定了電子產品的性能和質量。對于有志于進入集成電路行業的學習者來說，掌握一系列基礎知識是至關重要的。本文將從半導體物理與器件
工商網監
評論