補(bǔ)償側(cè)墻 (Offset Spacer)和n/p 輕摻雜漏極 (n/ pLDD)工藝
補(bǔ)償側(cè)墻和 n/p 輕摻雜漏極工藝示意圖如圖所示。
首先沉積一薄層氮化硅或氮氧化硅(通常約2nm),然后進(jìn)行回刻蝕(etch-Back),在柵的側(cè)壁上形成一個(gè)薄層側(cè)墻(Spacer)。在補(bǔ)償側(cè)墻刻蝕后,剩下的氧化層厚度約為 2nm。 在硅表面保留的這一層氧化層,在后續(xù)每步工藝中將發(fā)揮重要的保護(hù)作用。補(bǔ)償側(cè)墻用于隔開和補(bǔ)償由于 LDD 離子注入(為了減弱短溝道效應(yīng))引起的橫向擴(kuò)散,對于 45nm/28nm 或更先進(jìn)的節(jié)點(diǎn),這一步是必要的。 然后分別對n-MOS和 p-MOS 進(jìn)行輕摻雜漏極(LDD)離子注入。完成離子注入后,用尖峰退火(Spike Anneal)技術(shù)去除缺陷并激活 LDD 注入的雜質(zhì)。nLDD 和pLDD離子注入的順序、能量、劑量,以及尖峰退火或 RTA 的溫度,對晶體管的性能都有重要的影響。
審核編輯 :李倩
-
LDD
+關(guān)注
關(guān)注
0文章
13瀏覽量
12871 -
氧化層
+關(guān)注
關(guān)注
0文章
4瀏覽量
5729
原文標(biāo)題:前段集成工藝(FEOL)-4
文章出處:【微信號(hào):Semi Connect,微信公眾號(hào):Semi Connect】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
概倫電子集成電路工藝與設(shè)計(jì)驗(yàn)證評估平臺(tái)ME-Pro介紹

CMOS集成電路的基本制造工藝

集成電路工藝中的金屬介紹

集成電路新突破:HKMG工藝引領(lǐng)性能革命

大馬士革銅互連工藝詳解

IMD4工藝是什么意思

晶合集成28納米邏輯工藝通過驗(yàn)證
集成電路工藝學(xué)習(xí)之路:從零基礎(chǔ)到專業(yè)水平的蛻變

評論