前段集成工藝（FEOL）-4
補(bǔ)償側(cè)墻 （Offset Spacer）和n/p 輕摻雜漏極 (n/ pLDD)工藝
補(bǔ)償側(cè)墻和 n/p 輕摻雜漏極工藝示意圖如圖所示。
首先沉積一薄層氮化硅或氮氧化硅（通常約2nm），然后進(jìn)行回刻蝕（etch-Back)，在柵的側(cè)壁上形成一個(gè)薄層側(cè)墻(Spacer)。在補(bǔ)償側(cè)墻刻蝕后，剩下的氧化層厚度約為 2nm。 在硅表面保留的這一層氧化層，在后續(xù)每步工藝中將發(fā)揮重要的保護(hù)作用。補(bǔ)償側(cè)墻用于隔開和補(bǔ)償由于 LDD 離子注入（為了減弱短溝道效應(yīng)）引起的橫向擴(kuò)散，對于 45nm/28nm 或更先進(jìn)的節(jié)點(diǎn)，這一步是必要的。 然后分別對n-MOS和 p-MOS 進(jìn)行輕摻雜漏極（LDD）離子注入。完成離子注入后，用尖峰退火(Spike Anneal)技術(shù)去除缺陷并激活 LDD 注入的雜質(zhì)。nLDD 和pLDD離子注入的順序、能量、劑量，以及尖峰退火或 RTA 的溫度，對晶體管的性能都有重要的影響。
審核編輯 ：李倩
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
LDD
+關(guān)注
關(guān)注
0文章
13瀏覽量
12871 -
氧化層
+關(guān)注
關(guān)注
0文章
4瀏覽量
5729
原文標(biāo)題：前段集成工藝（FEOL）-4
文章出處：【微信號(hào)：Semi Connect，微信公眾號(hào)：Semi Connect】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
概倫電子集成電路工藝與設(shè)計(jì)驗(yàn)證評估平臺(tái)ME-Pro介紹
ME-Pro是概倫電子自主研發(fā)的用于聯(lián)動(dòng)集成電路工藝與設(shè)計(jì)的創(chuàng)新性驗(yàn)證評估平臺(tái)，為集成電路設(shè)計(jì)、CAD、工藝開發(fā)、SPICE模型和PDK專業(yè)從業(yè)人員提供了一個(gè)共用平臺(tái)。
CMOS集成電路的基本制造工藝
本文主要介紹CMOS集成電路基本制造工藝，特別聚焦于0.18μm工藝節(jié)點(diǎn)及其前后的變化，分述如下：前段工序（FrontEnd）；0.18μmCMOS
集成電路前段工藝的可靠性研究
在之前的文章中我們已經(jīng)對集成電路工藝的可靠性進(jìn)行了簡單的概述，本文將進(jìn)一步探討集成電路前段工藝可靠性。
集成電路制造工藝中的High-K材料介紹
本文介紹了在集成電路制造工藝中的High-K材料的特點(diǎn)、重要性、優(yōu)勢，以及工藝流程和面臨的挑戰(zhàn)。
集成電路制造工藝中的偽柵去除技術(shù)介紹
本文介紹了集成電路制造工藝中的偽柵去除技術(shù)，分別討論了高介電常數(shù)柵極工藝、先柵極工藝和后柵極工藝對比，并詳解了偽柵去除
接觸孔工藝簡介
本文主要簡單介紹探討接觸孔工藝制造流程。以55nm接觸控工藝為切入點(diǎn)進(jìn)行簡單介紹。 ? 在集成電路制造領(lǐng)域，工藝流程主要涵蓋前段
集成電路工藝中的金屬介紹
本文介紹了集成電路工藝中的金屬。 集成電路工藝中的金屬 概述 在芯片制造領(lǐng)域，金屬化這一關(guān)鍵環(huán)節(jié)指的是在芯片表面覆蓋一層金屬。除了部分起到輔助作用的阻擋層和種子層金屬之外，在
集成電路新突破：HKMG工藝引領(lǐng)性能革命
Gate，簡稱HKMG）工藝。HKMG工藝作為現(xiàn)代集成電路制造中的關(guān)鍵技術(shù)之一，對提升芯片性能、降低功耗具有重要意義。本文將詳細(xì)介紹HKMG工藝的基本原理、分類
大馬士革銅互連工藝詳解
芯片制造可分為前段(FEOL)晶體管制造和后段(BEOL)金屬互連制造。后段工藝是制備導(dǎo)線將前段制造出的各個(gè)元器件串連起來連接各晶體管，并分配時(shí)鐘和其他信號(hào)，也為各種電子系統(tǒng)組件提供電
IMD4工藝是什么意思
IMD4 工藝是形成 TMV （Top Metal VIA，頂層金屬通孔）的介質(zhì)隔離材料，同時(shí)IMD4 會(huì)隔離第三層金屬和頂層 AL金屬。IMD4 的材料也是 USG 和SiON材料。
晶合集成28納米邏輯工藝通過驗(yàn)證
近日，晶合集成在新工藝研發(fā)領(lǐng)域取得了重要突破。在2024年第三季度，晶合集成成功通過了28納米邏輯芯片的功能性驗(yàn)證，并順利點(diǎn)亮了TV，標(biāo)志著其28納米制程技術(shù)又邁出了堅(jiān)實(shí)的一步。
集成電路工藝學(xué)習(xí)之路：從零基礎(chǔ)到專業(yè)水平的蛻變
集成電路（IC）作為現(xiàn)代電子技術(shù)的核心，其制造工藝的復(fù)雜性和先進(jìn)性直接決定了電子產(chǎn)品的性能和質(zhì)量。對于有志于進(jìn)入集成電路行業(yè)的學(xué)習(xí)者來說，掌握一系列基礎(chǔ)知識(shí)是至關(guān)重要的。本文將從半導(dǎo)體物理與器件
工商網(wǎng)監(jiān)
評論