女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何為 DDR5 內存接口構建 AMI 模型

eeDesigner ? 來源:物聯網評論 ? 作者:物聯網評論 ? 2022-12-07 14:34 ? 次閱讀

傳統上,雙倍數據速率(DDR)技術依賴于時序測量,例如建立和保持時間。隨著標準的發展和傳輸速率的提高,信號完整性變得更具挑戰性。

對于DDR5,定時測量已被數據和命令地址信號的眼圖模板測量所取代。SPICE 瞬態模擬器不再是最新 DDR5 和 LPDDR5 內存標準的正確方法。

新標準在內存控制器DRAM上增加了均衡(EQ),而傳統的仿真工具無法在這種復雜性下進行建模。

pYYBAGOQM_WAdiIqAABaYkv7jlw828.png

圖1.DDR5 標準在內存控制器和 DRAM 上增加了均衡 (EQ)。

輸入/輸出緩沖器信息規范 (IBIS) 算法建模接口 (AMI) 或 IBIS-AMI 模型支持統計和時域通道仿真,并準確高效地表示芯片內部的處理行為。但是,訪問模型可能是新設計工作的瓶頸。

要創建可以預測眼閉合的快速準確模型,AMI 模型生成器可以通過以下三種方式幫助您進行 DDR5 和 LPDDR5 建模。

1. 根據行業標準生成模型

高級 AMI 模型生成器軟件可幫助您使用直觀的向導式界面創建新的 AMI 模型或編輯預先存在的模型,該界面專為滿足 DDR5 和 LPDDR5 的 JEDEC 規范而構建。這允許您選擇所需的建模選項。

poYBAGOQM_eARyzVAADakHoQLAM009.png

Figure 2. AMI model builder software with an intuitive, wizard-style interface built to meet JEDEC specifications for DDR5.

這些模型是如何配置的?本視頻將引導您完成輸入極端情況、單個極點零點值和輸入階躍響應文件的過程。

2. 自信地預測大開眼界

為了確保信號的眼睛打開,應用適當的均衡至關重要。這包括為您的接收器均衡找到最佳的決策反饋均衡 (DFE) 抽頭。

pYYBAGOQM_yAKjzkAAJmAOTUMck262.png

圖3.具有前向時鐘功能的IBIS-AMI模型通過仿真更好地預測眼開度測量。

在DDR5速度下,數據眼預計將關閉。AMI 模型生成器軟件可以生成具有轉發時鐘的 AMI 模型。這意味著它將數據和數據選通波形作為模型的輸入。

這種高級建模功能可確保您的仿真同時處理抖動跟蹤和偏斜調整,也稱為不匹配的 IO。

如果您的模型必須支持 PathWave ADS 以外的仿真環境,則可以關閉雙波形輸入,改用具有虛構 CDR 的更傳統的模型。此視頻將向您展示如何操作。

3. 簡化您的 AMI 工作流程

完成IBIS-AMI模型的設置后,您現在可以發送文件了。如果您使用的是PathWave ADS 內存設計器,AMI 生成器會快速生成 4 種文件類型:.ami、.dll、.cfg. 和 .ibs,使模型易于在模擬中使用和使用。

poYBAGOQM_6ABbSWAAGU2a0_QKE392.png

圖4.帶有內存控制器和 DRAM 的 PathWave ADS 內存設計器布局。

如果您是內存系統工程師或硅建模工程師,則可以使用最新版本的PathWave ADS快速輕松地生成IBIS-AMI模型。

審核編輯黃昊宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 內存
    +關注

    關注

    8

    文章

    3108

    瀏覽量

    74986
  • AMI
    AMI
    +關注

    關注

    0

    文章

    49

    瀏覽量

    22012
  • DDR5
    +關注

    關注

    1

    文章

    442

    瀏覽量

    24700
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    AI PC內存升級,這顆DDR5 PMIC一馬當先

    PC處理器對DDR5的支持,DDR5內存將更快滲透普及。相較于DDR4,所有電壓由主板供給,DDR5
    的頭像 發表于 05-29 09:11 ?6356次閱讀
    AI PC<b class='flag-5'>內存</b>升級,這顆<b class='flag-5'>DDR5</b> PMIC一馬當先

    DDR4漲價20%,DDR5上調5%!

    最新消息,三星電子本月初與主要客戶就提高DRAM芯片售價達成一致。DDR4 DRAM價格平均上漲兩位數百分比;DDR5價格上漲個位數百分比。據稱 DDR4 上調 20%,DDR5 上調
    的頭像 發表于 05-13 01:09 ?4990次閱讀

    大型文件秒開、多開任務流暢——DDR5的優勢遠不止頻率

    如果把CPU比作廚師,內存就是廚房的操作臺,DDR5內存相當于給廚師換了一個更大、更快、更整潔的操作臺,做起菜來自然效率提升。隨著DDR5內存
    的頭像 發表于 04-18 10:34 ?71次閱讀
    大型文件秒開、多開任務流暢——<b class='flag-5'>DDR5</b>的優勢遠不止頻率

    不挑硬件,親民之選,亦逍遙DDR5內存裝機評測

    雖然目前DDR5高頻內存已經相當普及了,但還是有一些用戶始終對頻率不怎么敏感。他們追求更為親民的裝機成本,對超頻了解也有限,單純希望內存可以做到穩定兼容,到手即用。對于這類用戶來說,裸條其實是個不錯
    的頭像 發表于 01-24 11:18 ?402次閱讀
    不挑硬件,親民之選,亦逍遙<b class='flag-5'>DDR5</b><b class='flag-5'>內存</b>裝機評測

    德明利DDR5內存助力AI PC時代存儲性能與市場增長

    2024年作為AIPC元年伴隨異構算力(CPU+GPU+NPU)需求高漲及新處理器平臺推出DDR5內存以高速率、大容量低延遲與高帶寬有效滿足高性能算力要求加速本地AI大模型運行效率推動AIPC硬件端
    的頭像 發表于 01-21 16:34 ?1247次閱讀
    德明利<b class='flag-5'>DDR5</b><b class='flag-5'>內存</b>助力AI PC時代存儲性能與市場增長

    國產DDR5內存上市,內存市場價格戰一觸即發

    隨著國產DDR5內存的上市,內存市場的競爭態勢即將迎來新的變化。DRAM內存作為半導體產業的明星產品,據市調機構Trendforce預估,2024年全球DRAM
    的頭像 發表于 01-07 15:53 ?938次閱讀

    雷克沙推出全新戰神之翼系列DDR5內存

    近期,雷克沙重磅推出全新戰神之翼系列 DDR5 內存條 ——ARESRGB DDR5 6000C26。此款內存條專為 AMD 平臺精心定制,具備卓越性能,不僅精準契合 AMD 官方力薦
    的頭像 發表于 12-12 14:51 ?804次閱讀

    DDR5內存DDR4內存性能差異

    DDR5內存DDR4內存性能差異 隨著技術的發展,內存技術也在不斷進步。DDR5
    的頭像 發表于 11-29 14:58 ?1914次閱讀

    瑞薩電子發布全新DDR5 MRDIMM內存接口芯片組

    全球半導體解決方案供應商瑞薩電子(TSE:6723)宣布率先推出面向第二代DDR5多容量雙列直插式內存模塊(MRDIMM)的完整內存接口芯片組解決方案。
    的頭像 發表于 11-22 18:09 ?751次閱讀

    DDR5內存的工作原理詳解 DDR5DDR4的主要區別

    DDR5內存的工作原理詳解 1. DDR5內存簡介 DDR5(Double Data Rate 5
    的頭像 發表于 11-22 15:38 ?4131次閱讀

    DDR5內存面臨漲價潮,存儲巨頭轉向HBM生產

    近日,存儲芯片市場傳來重大消息,SK海力士正式通知市場,其DDR5內存產品將漲價15%至20%,這一舉動無疑給市場投下了一枚震撼彈。此次漲價的根源在于,SK海力士、美光、三星等存儲芯片巨頭紛紛調整
    的頭像 發表于 08-15 10:19 ?1234次閱讀

    Introspect DDR5/LPDDR5總線協議分析儀

    DDR5 RDIMM及支持下一代MR-DIMM單體測試驗證系統 (DDR5 MR-DIMM Module Test System), 支持的速率可高達17.4Gbps. DDR5內存
    發表于 08-06 12:03

    DDR5內存條上的時鐘走線

    DDR5標準JESD79-5文件中沒有明確的控制阻抗建議,DDR4時代基本內存條上時鐘阻抗還是跟著芯片、主板走的70-80歐姆。線寬相對而言比較細。不知道你開始使用
    的頭像 發表于 07-16 17:47 ?3553次閱讀
    <b class='flag-5'>DDR5</b><b class='flag-5'>內存</b>條上的時鐘走線

    0706線下活動 I DDR4/DDR5內存技術高速信號專題設計技術交流活動

    01活動主題DDR4/DDR5內存技術高速信號專題設計技術交流活動時間:2024年7月6日(本周六)10:00地點:深圳市南山區科技南十二路曙光大廈1002(深圳地鐵1號線,高新園地鐵站D出口200
    的頭像 發表于 07-06 08:12 ?603次閱讀
    0706線下活動 I <b class='flag-5'>DDR</b>4/<b class='flag-5'>DDR5</b><b class='flag-5'>內存</b>技術高速信號專題設計技術交流活動

    Rambus 通過 DDR5 服務器 PMIC 擴展適用于高級數據中心內存模塊的芯片組

    內存接口芯片組,包含 RCD、PMIC、SPD Hub、溫度傳感器 IC ? 圖1:DDR5 RDIMM上的Rambus服務器PMIC ? 圖 2:Rambus DDR5服務器 PM
    發表于 06-21 11:29 ?478次閱讀
    Rambus 通過 <b class='flag-5'>DDR5</b> 服務器 PMIC 擴展適用于高級數據中心<b class='flag-5'>內存</b>模塊的芯片組