低功耗運行仍然是各行各業應用的關鍵驅動因素。隨著睡眠模式的加入，電源管理突然從單純的硬件問題轉變為軟件開發人員必須考慮的問題。

電源模式的最簡單應用是，當系統空閑時，將其置于睡眠狀態。然而，當今的MCU提供多種低功耗模式，使低功耗設計進一步復雜化。現在，開發人員需要考慮多核、高頻信號處理的復雜獨立性，以及如何可靠地滿足系統的所有實時期限。

我請賽普拉斯半導體的系統工程師Greg Verge分享他的經驗，如何優化雙核PSoC 6的多種電源模式的使用。除了活動（例如 LP 或低功耗）和睡眠（例如 ULP 或超低功耗）模式外，這款 Cortex M0 + Cortex M4 SoC 還支持深度睡眠和休眠模式。開發人員還可以選擇降低內核電壓以節省功耗。

每種電源模式點亮 SoC 的不同部分（請參閱表 1）。Active 為整個芯片供電，而 Hibernate 僅驅動保持 RAM、實時時鐘和 I/O 引腳配置所需的最低功率。模式節省的電量越大，SoC 的功能就越少，喚醒回活動模式所需的時間就越長。

睡眠模式仍然是您的空閑循環。CPU 時鐘停止，但可以通過中斷或來自另一個內核的請求快速恢復到活動模式。外設可以保持活動狀態，CPU “立即”從中斷的位置執行代碼。

深度睡眠很像睡眠，但更多的芯片關閉，喚醒時間更長。使用睡眠或深度睡眠的決定取決于系統需要喚醒的速度以及系統關閉時哪些外圍設備需要處于活動狀態。高頻時鐘不會上電，因此您會丟失一些通信鏈路（UART），同時能夠保留其他鏈路（SPI和I2C）。ADC也需要一個MHz時鐘。您的PWM也會消失，所以當LED熄滅時不要擔心。

事情開始變得復雜的地方是多核。低功耗模式會影響 CPU 和系統。將一個 CPU 放入深度睡眠不會自動關閉系統資源，因為另一個 CPU 可能正在使用它們。因此，只有當兩個 CPU 都處于深度睡眠狀態時，您才能獲得完全的低功耗優勢。如果您的內核在嘗試深度睡眠時不同步，這可能會嚴重影響您的整體電源效率。

休眠模式

休眠模式使系統進入最低功耗狀態。休眠是一種承諾，因為你不能簡單地恢復執行;系統需要重置。休眠在很長的睡眠期間很有用，此時您只需要一點智能即可喚醒系統。這對于實現斷電/打開功能或操作低頻傳感器非常有用。

休眠模式還支持保留 RAM 來保存有限的狀態信息。例如，您可以存儲以前的傳感器讀數。重置系統時，它會檢查傳感器并將當前值與以前的值進行比較。如果它們在閾值內，則不會觸發任何事件，系統將回落到休眠模式。實現最大功率效率。

僅僅因為您設法使CPU進入正確的低功耗模式并不意味著您正在運行。在深度睡眠和休眠中，I/O 引腳泄漏可能會主導功耗。考慮一個用于偏置電阻器的引腳。除了確保盡可能使用最高電阻外，引腳還需要適當地保持高電平或低電平，以最大程度地減少功耗（即漏電）。

休眠模式保持 I/O 引腳的配置，以便您可以將所有引腳保持在最低功耗狀態。例如，通常的做法是將電阻器直接連接到電源。如果將電阻連接到 GPIO，而不是電阻器不斷獲取功率，則現在可以打開和關閉電阻器。如果您不知道這一點，您可能會認為系統以7 μA的低電流運行，而引腳實際上正在消耗1 mA。從這個角度來看，效率降低了 143 倍，將 10 年的使用壽命縮短到 25 天。

影響低功耗運行的另外兩個主要因素是降低內核電壓和穩壓器的選擇。例如，PSoC 6 可以為內核提供 1.1 V 或 0.9 V。你無法以0.9V的速度為內核提供時鐘，但如果你只是檢查溫度傳感器，50 MHz的處理能力仍然比你需要的要多得多。

穩壓器（集成LDO或高效開關模式降壓轉換器）的選擇允許您以功率效率換取成本。使用降壓轉換器可提供 90% 的效率，但代價是使用外部電感器。

隨著芯片制造商不斷改進低功耗操作，我們的嵌入式系統將能夠事半功倍。請記住，隨著更多選項的出現，更多的方法可以消除您優化系統的所有辛勤工作，而對系統實際在做什么的單一，簡單的誤解。

表 1：不同的電源操作模式使開發人員能夠優化運行時功耗，但您仍然需要小心。這里顯示的是賽普拉斯半導體雙核PSoC 6的模式、電流和喚醒時間。