女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

推薦一款網(wǎng)頁版的Verilog代碼編輯仿真驗(yàn)證平臺(tái)

FPGA之家 ? 來源:FPGA開源工作室 ? 作者:相量子 ? 2022-09-19 09:53 ? 次閱讀

大家推薦一款網(wǎng)頁版的 Verilog代碼編輯仿真驗(yàn)證平臺(tái),這個(gè)平臺(tái)是國外的一家開源FPGA學(xué)習(xí)網(wǎng)站,進(jìn)入網(wǎng)頁,在該網(wǎng)頁上可以進(jìn)行Verilog代碼的編寫、綜合,而且最后還能夠仿真出波形來驗(yàn)證設(shè)計(jì)代碼的正確性,該驗(yàn)證平臺(tái)是基于Icarus Verilog(簡稱iVerilog,比較著名的開源HDL仿真工具,也有對(duì)應(yīng)的安裝版本)的,讓你隨時(shí)隨地只需登錄網(wǎng)頁就能夠享受Verilog編程仿真的樂趣!

一、官方模板演示

1、首先打開

打開后的界面如下圖所示,全英文顯示。如果感覺自己的英文水平欠佳,可以使用谷歌瀏覽器打開該網(wǎng)頁,并選擇在線翻譯功能,翻譯的正確率還是很高的。

69c3e642-37b0-11ed-ba43-dac502259ad0.jpg

2、點(diǎn)擊Simulation下的 ”Run a Simulation(lcarus Verilog)“。

69cee84e-37b0-11ed-ba43-dac502259ad0.png

3、打開后的界面如下圖所示,代碼編輯框中給出了一個(gè)簡單的例子。

69e6f15a-37b0-11ed-ba43-dac502259ad0.jpg

4、點(diǎn)擊下面的“Submit(new window)“在新界面中進(jìn)行仿真。

6a0250b2-37b0-11ed-ba43-dac502259ad0.png

5、在新打開的界面中我們可以看到編譯的信息和仿真波形圖。

6a13824c-37b0-11ed-ba43-dac502259ad0.png

二、實(shí)例演示

雖然看完了官方的模板演示,但我們要想立刻仿真驗(yàn)證自己設(shè)計(jì)的代碼并不是那么容易,需要進(jìn)行一番摸索。下面就是大家進(jìn)行一個(gè)呼吸燈的設(shè)計(jì)實(shí)例演示。

1、學(xué)習(xí)過FPGA的朋友都知道要想對(duì)FPGA邏輯進(jìn)行仿真一定要具備兩個(gè)文件,一個(gè)是RTL代碼文件,用來綜合生成硬件電路的部分;第二個(gè)就是Testbench文件,用來驗(yàn)證RTL代碼功能的仿真文件,這兩者缺一不可。

2、根據(jù)觀察發(fā)現(xiàn)官方模板中的代碼編輯部分有兩個(gè)module,大家也都知道一個(gè).v 文件中只能有一個(gè)模塊,也就是只能有一個(gè)module,而這里面有兩個(gè),那肯定就不對(duì)了。再仔細(xì)觀察會(huì)發(fā)現(xiàn)代碼編輯區(qū)域中的上半部分就是Testbench,而下半部分則是RTL代碼,再結(jié)合仿真出的波形來更看驗(yàn)證了這個(gè)想法。原來 RTL 代碼和Testbench都寫在了一個(gè)編輯框里。

3、但是我們?cè)谔峁┑哪0逯邪l(fā)現(xiàn)一些我們平時(shí)幾乎沒有見過的新語法,如第4行的”initial `probe_start“、第6行的”`probe(clk)“、第26行的”`probe(in)“,通過模板的注釋和多次實(shí)驗(yàn)發(fā)現(xiàn)這是官方定義的一個(gè)”宏“,也就是通過這個(gè)”宏“調(diào)用“probe”探針的功能,我們不用管這個(gè)”宏“是如何定義的,我們只需要會(huì)調(diào)用就可以了。

4、下面我們通過該網(wǎng)頁來仿真驗(yàn)證一下自己設(shè)計(jì)的呼吸燈的例子。詳細(xì)代碼如下(呼吸燈邏輯和Testbench代碼的編寫方法這里我們不做講解,會(huì)在以后的文章中再進(jìn)行詳細(xì)說明),標(biāo)紅處的注釋是需要特別強(qiáng)調(diào)的(代碼可以全部直接復(fù)制使用)。

poYBAGMnzESAPkGhAAEDN6qo8zk048.jpg
pYYBAGMnzEyAMiiOAADIcJhDJ9E980.jpg
poYBAGMnzFSAKc60AADLmQ9x6R0295.jpg
pYYBAGMnzF2AB2S2AAEiVzr2s9I540.jpg
pYYBAGMnzHyAShaTAAFQFGht6p8366.jpg
pYYBAGMnzISAKuBDAAASDPdjVrY553.jpg

5、將上面編寫好的Testbench代碼和RTL代碼放到一個(gè)文件中(Testbench在上面,RTL代碼在下面,僅在該平臺(tái)仿真時(shí)可以將兩種文件放在一起,在其他平臺(tái)仿真時(shí)要獨(dú)立放到兩個(gè).v文件中),然后復(fù)制粘貼到代碼編輯框中,點(diǎn)擊“Submit(new window)“執(zhí)行仿真。

6a25c330-37b0-11ed-ba43-dac502259ad0.jpg

6、也可以將寫好的Testbench代碼和RTL代碼放到同一個(gè).v文件中,然后點(diǎn)擊下面的代碼編輯框下面的“Upload a source file...”,在展開的界面中選擇添加.v文件后,再點(diǎn)擊”Upload and simulate”啟動(dòng)仿真。

6a4e5ba6-37b0-11ed-ba43-dac502259ad0.png

6a602d54-37b0-11ed-ba43-dac502259ad0.png??

7、仿真波形如下所示,因?yàn)榻缑婵臻g有限,拖動(dòng)波形顯示框下面的滾動(dòng)條,可以看到后面的波形顯示。

6a82af32-37b0-11ed-ba43-dac502259ad0.jpg

8、在波形顯示框中右擊鼠標(biāo)可以選擇保存為PNG格式或SVG格式,將完整的波形信息保存下來。

6aa2ea0e-37b0-11ed-ba43-dac502259ad0.png

9、保存為SVG格式后的完整波形圖如下所示。

6ab463b0-37b0-11ed-ba43-dac502259ad0.png

10、如果我們?cè)诘?8行處代碼設(shè)置一個(gè)錯(cuò)誤后,再點(diǎn)擊執(zhí)行仿真,此時(shí)在仿真窗口中不會(huì)顯示波形,而是提示錯(cuò)誤的內(nèi)容,將錯(cuò)誤修改后再執(zhí)行仿真即可。

6af2e9c8-37b0-11ed-ba43-dac502259ad0.png

6b06eb94-37b0-11ed-ba43-dac502259ad0.png

11、該網(wǎng)頁還有其他更多有趣的功能,如組合邏輯代碼編寫訓(xùn)練、時(shí)序邏輯代碼編寫訓(xùn)練、單片機(jī)嵌入式仿真等等,有興趣的朋友可以自己探索,這里不再一一演示。





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21982

    瀏覽量

    614568
  • Verilog
    +關(guān)注

    關(guān)注

    29

    文章

    1366

    瀏覽量

    111910
  • HDL
    HDL
    +關(guān)注

    關(guān)注

    8

    文章

    330

    瀏覽量

    47845

原文標(biāo)題:學(xué)會(huì)使用Hdlbits網(wǎng)頁版Verilog代碼仿真驗(yàn)證平臺(tái)

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    AlphaEvolve:一款基于Gemini的編程Agent,用于設(shè)計(jì)高級(jí)算法

    構(gòu)思創(chuàng)新理念。如今,Google 進(jìn)步擴(kuò)展這些能力,將其應(yīng)用于解決數(shù)學(xué)基礎(chǔ)領(lǐng)域和現(xiàn)代計(jì)算中高度復(fù)雜的難題。 AlphaEvolve 是一款由大語言模型驅(qū)動(dòng)的進(jìn)化式編程代理,致力于通用算法的發(fā)現(xiàn)與優(yōu)化。該平臺(tái)將 Gemini 模
    的頭像 發(fā)表于 05-19 11:19 ?689次閱讀
    AlphaEvolve:<b class='flag-5'>一款</b>基于Gemini的編程Agent,用于設(shè)計(jì)高級(jí)算法

    Vim編輯器的基本操作

    代碼的世界里,效率是永恒的追求。無論是新手開發(fā)者還是資深工程師,都渴望擁有一款能讓自己如虎添翼的編輯器。而在Linux生態(tài)中,有一款被無數(shù)程序員奉為神器、被譽(yù)為“效率之王”的
    的頭像 發(fā)表于 05-06 13:41 ?299次閱讀
    Vim<b class='flag-5'>編輯</b>器的基本操作

    一款入耳式耳機(jī)的仿真與分析

    電子發(fā)燒友網(wǎng)站提供《一款入耳式耳機(jī)的仿真與分析.pdf》資料免費(fèi)下載
    發(fā)表于 04-22 15:39 ?3次下載

    概倫電子先進(jìn)PDK驗(yàn)證平臺(tái)PQLab介紹

    PQLab是一款技術(shù)先進(jìn)的PDK(半導(dǎo)體工藝設(shè)計(jì)套件)驗(yàn)證平臺(tái)。隨著半導(dǎo)體工藝快速發(fā)展,PDK的規(guī)模和復(fù)雜度也在極速加大,以至于PDK的驗(yàn)證難度越來越高,耗時(shí)越來越長,為解決這
    的頭像 發(fā)表于 04-16 09:44 ?245次閱讀
    概倫電子先進(jìn)PDK<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>平臺(tái)</b>PQLab介紹

    鴻蒙海報(bào)編輯器APP,分享端云體化開發(fā)的經(jīng)驗(yàn)!

    前言 在我工作的日常中,經(jīng)常會(huì)用些畫圖編輯器,簡單設(shè)計(jì)些頁面原型。而在去年低代碼很火的時(shí)候,我在公司就開發(fā)了一款大屏可視化
    的頭像 發(fā)表于 03-16 16:09 ?317次閱讀
    鴻蒙海報(bào)<b class='flag-5'>編輯</b>器APP,分享端云<b class='flag-5'>一</b>體化開發(fā)的經(jīng)驗(yàn)!

    Verilog 電路仿真常見問題 Verilog 在芯片設(shè)計(jì)中的應(yīng)用

    在現(xiàn)代電子設(shè)計(jì)自動(dòng)化(EDA)領(lǐng)域,Verilog作為種硬件描述語言,已經(jīng)成為數(shù)字電路設(shè)計(jì)和驗(yàn)證的標(biāo)準(zhǔn)工具。它允許設(shè)計(jì)師以高級(jí)抽象的方式定義電路的行為和結(jié)構(gòu),從而簡化了從概念到硅片的整個(gè)設(shè)計(jì)流程
    的頭像 發(fā)表于 12-17 09:53 ?1098次閱讀

    Verilog 與 ASIC 設(shè)計(jì)的關(guān)系 Verilog 代碼優(yōu)化技巧

    Circuit,專用集成電路)設(shè)計(jì)是個(gè)復(fù)雜的過程,涉及到邏輯設(shè)計(jì)、綜合、布局布線、物理驗(yàn)證等多個(gè)環(huán)節(jié)。在這個(gè)過程中,Verilog被用來描述數(shù)字電路的行為和結(jié)構(gòu),進(jìn)而實(shí)現(xiàn)ASIC的設(shè)計(jì)。 具體來說
    的頭像 發(fā)表于 12-17 09:52 ?943次閱讀

    Verilog 測(cè)試平臺(tái)設(shè)計(jì)方法 Verilog FPGA開發(fā)指南

    指南: Verilog測(cè)試平臺(tái)設(shè)計(jì)方法 選擇仿真工具 : 選擇一款強(qiáng)大的仿真工具,如ModelSim、Xilinx ISE等。這些工具提供了
    的頭像 發(fā)表于 12-17 09:50 ?1050次閱讀

    巨霖科技HobbSim批量仿真功能

    HobbSim是一款板級(jí)后仿工具,助力工程師快速驗(yàn)證設(shè)計(jì)的信號(hào)完整性。今天我們通過視頻來演示HobbSim特有的批量仿真功能:通過離線表格編輯,工程師可以
    的頭像 發(fā)表于 12-03 16:23 ?677次閱讀

    如何自動(dòng)生成verilog代碼

    介紹幾種自動(dòng)生成verilog代碼的方法。
    的頭像 發(fā)表于 11-05 11:45 ?945次閱讀
    如何自動(dòng)生成<b class='flag-5'>verilog</b><b class='flag-5'>代碼</b>

    怎么樣提高verilog代碼編寫水平?

    優(yōu)秀代碼:在網(wǎng)上查找開源的、經(jīng)過驗(yàn)證的高質(zhì)量 Verilog 代碼,學(xué)習(xí)他人的編程風(fēng)格、代碼結(jié)構(gòu)和設(shè)計(jì)思路。 實(shí)踐項(xiàng)目:嘗試自己設(shè)計(jì)和實(shí)現(xiàn)
    發(fā)表于 09-25 20:05

    FPGA Verilog HDL代碼如何debug?

    verilog是并行執(zhí)行,想請(qǐng)教如何debug自己的verilog代碼,我以前直都是對(duì)照著modelsim上的方針波形來看看哪里有邏輯錯(cuò)誤! A:以下是
    發(fā)表于 09-24 19:16

    教學(xué)驗(yàn)證丨BUCK電路仿真驗(yàn)證

    方案匹配您的科研/教學(xué)模式。今天為大家分享的是基于EasyGo實(shí)時(shí)仿真平臺(tái)的PPEC-HIL BUCK仿真實(shí)驗(yàn),并將其與BUCK電路的實(shí)際實(shí)驗(yàn)進(jìn)行對(duì)比測(cè)試,以驗(yàn)證EasyGo實(shí)時(shí)仿真平臺(tái)
    發(fā)表于 09-05 10:47

    keil軟件仿真如何仿真輸入

    Keil軟件是一款廣泛使用的嵌入式開發(fā)工具,它提供了豐富的功能,包括代碼編輯、編譯、調(diào)試和仿真等。 1. Keil軟件概述 Keil軟件是一款
    的頭像 發(fā)表于 09-02 10:25 ?1996次閱讀

    設(shè)計(jì)一款基于opa847的高通濾波器,仿真達(dá)不到效果怎么解決?

    各位好,目前打算設(shè)計(jì)一款基于opa847的高通濾波器,放大倍數(shù)為40dB,截止頻率為20kHz,通過書籍資料上的公式計(jì)算出的結(jié)果進(jìn)行仿真,似乎達(dá)不到效果,想請(qǐng)問各位該如何解決?
    發(fā)表于 08-19 07:18