女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

在時序邏輯中使用阻塞賦值會怎么樣?

OpenFPGA ? 來源:OpenFPGA ? 作者:OpenFPGA ? 2022-09-06 09:44 ? 次閱讀

【數(shù)字實驗室】在時序邏輯中使用阻塞賦值會怎么樣?

cc7e627a-2d84-11ed-ba43-dac502259ad0.png

阻塞賦值的使用

如之前介紹所述,建議使用阻塞賦值來描述組合邏輯設計。但是,如果在編碼時序邏輯行為時使用阻塞賦值,會發(fā)生什么?這是需要解決的最重要的問題之一,對后續(xù)討論很重要。

如果阻塞賦值用于編碼時序邏輯的行為,則可以觀察到綜合結果不是正確的功能設計意圖。

接下來介紹使用阻塞賦值對時序電路設計進行編碼的幾個設計方案。

阻塞賦值和多個“Always”進程

如例6.1所述,在多個“Always” 進程中使用阻塞賦值。程序塊“Always”在時鐘的正邊緣觸發(fā),綜合器推斷時序邏輯。如前所述,所有阻塞賦值都在活動隊列中進行計算和更新。讀者請參閱之前分享的分層事件隊列一文。

如例6.1所述,這兩個“Always” 進程并行執(zhí)行,并以兩位串行輸入串行輸出移位寄存器的形式生成輸出。首先,always進程生成一個輸出“b_in”從第一個“Always” 進程生成的輸出被另一個“Always” 進程用作輸入。因此,綜合器將其推斷為兩位串行輸入串行輸出移位寄存器。

示例6.1的綜合邏輯如圖6.1所示,并具有輸入“a_in”,“clk”和輸出“y_out”

cc9a8400-2d84-11ed-ba43-dac502259ad0.png

例6.1在多個always塊中阻塞賦值

ccae2dde-2d84-11ed-ba43-dac502259ad0.png

圖6.1多個always塊中阻塞賦值的綜合邏輯

同一“always”進程中的阻塞賦值

如果阻塞賦值用于描述時序邏輯,并且在同一“always”程序塊中使用多個分配,則預期需求可能與綜合邏輯匹配,也可能與綜合邏輯不匹配。原因是,在阻塞分配中,所有后續(xù)語句(下一個立即數(shù))都被阻塞,除非直到當前語句被執(zhí)行。這將導致硬件截斷,并可能推斷出不需要的綜合輸出。

考慮在示例6.2中描述的設計場景,其意圖是創(chuàng)建三位串行輸入和串行輸出移位寄存器,但是在綜合示例6.2之后,它推斷為單個觸發(fā)器。

可綜合邏輯如圖6.2所示,其輸入為“a”、“clk”和輸出為“y”。所需的功能是串行輸入、串行輸出移位寄存器,但上述示例由于使用阻塞賦值而推斷出單個觸發(fā)器。因此,建議在為時序功能編碼或描述RTL時使用非阻塞賦值。

ccc009fa-2d84-11ed-ba43-dac502259ad0.png

例6.2在always”進程中的阻塞賦值

cce3f00e-2d84-11ed-ba43-dac502259ad0.png

圖6.2同一always進程中阻塞賦值的綜合邏輯

阻塞賦值示例

考慮在示例6.3中描述的設計場景,其意圖是創(chuàng)建三位串行輸入和串行輸出移位寄存器,并且由于塊“begin” 和 “end”中使用的阻塞賦值語句,它順序生成三位串行輸入串行輸出移位寄存器。

綜合邏輯如圖6.3所示,其輸入為“a”、“clk”和輸出“y”。所需的功能是串行輸入串行輸出移位寄存器,它推斷串行輸入串行輸出移位寄存器。因此,需要記住的重要一點是,程序“always”塊中的阻塞賦值語句的順序是綜合中的決定性因素。

cd0451a0-2d84-11ed-ba43-dac502259ad0.png

例6.3同一always塊中的阻塞賦值(排序)

cd147e0e-2d84-11ed-ba43-dac502259ad0.png

圖6.3阻塞賦值重新排序后的可綜合邏輯

非阻塞賦值

如之前介紹的“分層事件隊列”一文所述,非阻塞賦值在活動事件隊列中評估,并在NBA隊列中更新。非阻塞賦值用于描述時序邏輯。這些指定在程序塊“always”中使用,以獲得所需的綜合結果。所有非阻塞賦值在“always”塊內并行執(zhí)行。

如例6.4所述。非阻塞賦值用于多個“always”塊。程序塊“always”在時鐘的正邊沿觸發(fā),綜合器推斷時序邏輯。綜合邏輯如圖6.4所示。

cd35dfae-2d84-11ed-ba43-dac502259ad0.png

例6.4不同always塊中的非阻塞賦值

cd70c4f2-2d84-11ed-ba43-dac502259ad0.png

圖6.4不同always塊中的非阻塞賦值的綜合邏輯

非阻塞賦值示例

如果使用非阻塞賦值來描述時序邏輯,并且在同一“always”程序塊中使用多個賦值,則綜合器始終推斷出所需的預期邏輯。原因是,在非阻塞賦值中,“begin-end”塊中寫入的所有語句都是“并行”執(zhí)行的,這就產生了時序邏輯。

考慮示例6.5中描述的設計場景,意圖是創(chuàng)建三位串行輸入和串行輸出移位寄存器,使用非阻塞賦值。

綜合邏輯如圖6.5所示,其輸入為“a”、“clk”和輸出“y”。所需的功能是串行輸入串行輸出移位寄存器,它推斷串行輸入串行輸出移位寄存器。

cd954354-2d84-11ed-ba43-dac502259ad0.png

例6.5同一always塊中的非阻塞賦值

cdab7ca0-2d84-11ed-ba43-dac502259ad0.png

圖6.5同一always塊中非阻塞賦值的綜合邏輯

非阻塞賦值的排序

考慮在示例中描述的設計方案,其意圖是創(chuàng)建三位串行輸入和串行輸出移位寄存器,并使用非阻塞賦值。

上一節(jié)中的實例,在本例6.6中重新排序。

綜合邏輯如圖6.5所示,其輸入為“a”、“clk”和輸出“y”。所需的功能是串行輸入串行輸出移位寄存器,它推斷串行輸入串行輸出移位寄存器。所以,重要的一點是要記住,過程“always”塊中非阻塞賦值語句的順序不是推斷邏輯的決定性因素。

cdbce9ea-2d84-11ed-ba43-dac502259ad0.png

例6.6在同一always塊中具有順序更改的非阻塞賦值

總結

不總結了,例子很多建議自己測試。

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5421

    瀏覽量

    123319
  • 電路設計
    +關注

    關注

    6698

    文章

    2518

    瀏覽量

    211157
  • 時序邏輯
    +關注

    關注

    0

    文章

    39

    瀏覽量

    9340

原文標題:【數(shù)字實驗室】在時序邏輯中使用阻塞賦值會怎么樣?

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    testbench中如何使用阻塞賦值和非阻塞賦值

    本文詳細闡述了一個testbench中,應該如何使用阻塞賦值與非阻塞賦值。首先說結論,建議t
    的頭像 發(fā)表于 04-15 09:34 ?538次閱讀
    <b class='flag-5'>在</b>testbench中如何使用<b class='flag-5'>阻塞</b><b class='flag-5'>賦值</b>和非<b class='flag-5'>阻塞</b><b class='flag-5'>賦值</b>

    數(shù)字電路—22、時序邏輯電路

    時序電路的邏輯功能可用邏輯表達式、狀態(tài)表、卡諾圖、狀態(tài)圖、時序圖和邏輯圖6種方式表示,這些表示方法
    發(fā)表于 03-26 15:03

    時序邏輯電路故障分析

    時序邏輯電路的主要故障分析是一個復雜而重要的課題,它涉及電路的穩(wěn)定性、可靠性以及整體性能。以下是對時序邏輯電路主要故障的全面分析,旨在幫助理解和解決這些故障。
    的頭像 發(fā)表于 08-29 11:13 ?1679次閱讀

    時序邏輯電路有記憶功能嗎

    時序邏輯電路確實具有記憶功能 。這一特性是時序邏輯電路與組合邏輯電路的本質區(qū)別之一。
    的頭像 發(fā)表于 08-29 10:31 ?1291次閱讀

    時序邏輯電路必不可少的部分是什么

    時序邏輯電路必不可少的部分是 存儲電路 ,這一結論主要基于時序邏輯電路的基本工作原理和特性。存儲電路
    的頭像 發(fā)表于 08-28 14:12 ?851次閱讀

    時序邏輯電路的基本概念、組成、分類及設計方法

    時序邏輯電路是數(shù)字電路中的一種重要類型,它不僅在計算機、通信、控制等領域有著廣泛的應用,而且對于理解和設計現(xiàn)代電子系統(tǒng)具有重要意義。 1. 時序邏輯電路的基本概念
    的頭像 發(fā)表于 08-28 11:45 ?3747次閱讀

    時序邏輯電路的功能表示方法有哪些

    時序邏輯電路是數(shù)字電路中的一種重要類型,其特點是電路的輸出不僅取決于當前的輸入,還取決于電路的狀態(tài)。時序邏輯電路廣泛應用于計算機、通信、控制等領域。 1. 引言 在數(shù)字電路設計中,
    的頭像 發(fā)表于 08-28 11:41 ?1281次閱讀

    時序邏輯電路的五種描述方法

    (State Diagram) 狀態(tài)圖是一種圖形化的描述方法,用于表示時序邏輯電路的狀態(tài)和狀態(tài)之間的轉換。狀態(tài)圖由以下元素組成: 狀態(tài)(State):表示電路某一時刻的狀態(tài),通常用一個圓圈表示。 初始狀態(tài)(Initial St
    的頭像 發(fā)表于 08-28 11:39 ?2524次閱讀

    時序邏輯電路的描述方法有哪些

    時序邏輯電路是數(shù)字電路中的一種重要類型,它具有存儲功能,能夠根據輸入信號和內部狀態(tài)的變化來改變其輸出。時序邏輯電路廣泛應用于計算機、通信、控制等領域。本文將介紹
    的頭像 發(fā)表于 08-28 11:37 ?1219次閱讀

    加法器是時序邏輯電路嗎

    加法器不是時序邏輯電路 ,而是組合邏輯電路的一種。時序邏輯電路和組合邏輯電路的主要區(qū)別在于它們如
    的頭像 發(fā)表于 08-28 11:05 ?1263次閱讀

    時序邏輯產生鎖存器嗎

    時序邏輯電路本身并不直接“產生”鎖存器,但鎖存器是時序邏輯電路中的重要組成部分。時序邏輯電路(S
    的頭像 發(fā)表于 08-28 11:03 ?783次閱讀

    socket阻塞和非阻塞的區(qū)別是什么

    計算機編程中,socket 是一種通信端點,用于在網絡中進行數(shù)據傳輸。Socket 可以是阻塞的或非阻塞的,這兩種模式處理數(shù)據傳輸時有不同的行為。
    的頭像 發(fā)表于 08-16 11:13 ?1129次閱讀

    時序邏輯電路中如何判斷有效狀態(tài)和無效狀態(tài)

    時序邏輯電路中,有效狀態(tài)和無效狀態(tài)的判斷是電路分析和設計的重要環(huán)節(jié)。有效狀態(tài)是指電路實際工作過程中被利用到的狀態(tài),它們構成了電路的有效循環(huán);而無效狀態(tài)則是指那些沒有被利用到,或者雖
    的頭像 發(fā)表于 08-12 15:51 ?4538次閱讀

    時序邏輯電路包括什么器件組成

    時序邏輯電路是一種數(shù)字電路,它根據輸入信號和電路內部狀態(tài)的變化產生輸出信號。時序邏輯電路廣泛應用于計算機、通信、控制等領域。 一、時序
    的頭像 發(fā)表于 07-30 15:02 ?2096次閱讀

    邏輯電路與時序邏輯電路的區(qū)別

    在數(shù)字電子學中,邏輯電路和時序邏輯電路是兩種基本的電路類型。它們處理數(shù)字信號和實現(xiàn)數(shù)字系統(tǒng)時起著關鍵作用。邏輯電路主要用于實現(xiàn)基本的
    的頭像 發(fā)表于 07-30 15:00 ?1447次閱讀