Vivado 2022.1的新特性
Vivado 2022.1已正式發布，今天我們就來看看其中的一個新特性。基于機器學習的資源評估對于Vivado IP Catalog中的IP，在2022.1之前的版本中我們只有在綜合之后才能看到其資源利用率。從資源評估的角度而言，信息是滯后的。Vivado 2022.1引入了基于機器學習的資源評估方法，在IP定制結束即可看到其資源使用情況。使用此功能需要首先勾選如下圖所示選項。
我們來看一個例子，打開FFT IP Core，填寫參數，即可在Resources下看到具體的資源利用情況，如下圖所示。
使用此方法，我們可以快速獲取IP的資源利用率，而不必等到對IP進行OOC綜合之后才能知道具體資源使用情況，這對于設計初期的資源評估很有意義。此外，此功能對于基于IPI（IP Integrator）的Block Design也是開放的。因此，對于BD中的IP也可以借助此功能快速獲取資源利用率。
原文標題：基于機器學習的資源評估
文章出處：【微信公眾號：TeacherGaoFPGAHub】歡迎添加關注！文章轉載請注明出處。
審核編輯：彭靜
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
IP
+關注
關注
5文章
1805瀏覽量
152574 -
機器學習
+關注
關注
66文章
8503瀏覽量
134601 -
Vivado
+關注
關注
19文章
835瀏覽量
68761
原文標題：基于機器學習的資源評估
文章出處：【微信號：Lauren_FPGA，微信公眾號：FPGA技術驛站】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
Vivado無法選中開發板的常見原因及解決方法
在使用 AMD Vivado Design Suite 對開發板（Evaluation Board）進行 FPGA 開發時，我們通常希望在創建工程時直接選擇開發板，這樣 Vivado 能夠自動配置
如何使用One Spin檢查AMD Vivado Design Suite Synth的結果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結果（以 Vivado 2024.2 為例）。
Vivado 2018.3軟件的使用教程
大家好，歡迎來到至芯科技FPGA煉獄營地，準備開啟我們的偉大征程！正所謂“兵馬未動，糧草先行”，戰前的準備自是必不可少，在FPGA的漫漫沙場，我們何以入場，何以取勝呢？在這里我們為各位戰友準備了vivado 2018.3的使用教程。
Vivado FIR IP核實現
Xilinx的FIR IP核屬于收費IP，但是不需要像 Quartus那樣通過修改license文件來破解。如果是個人學習，現在網絡上流傳的license破解文件在破解Vivado的同時也破解
AMD Vivado Design Suite IDE中的設計分析簡介
本文檔涵蓋了如何驅動 AMD Vivado Design Suite 來分析和改善您的設計。
Vivado Design Suite用戶指南: 設計分析與收斂技巧
電子發燒友網站提供《Vivado Design Suite用戶指南: 設計分析與收斂技巧.pdf》資料免費下載
發表于 01-15 15:28
?0次下載
Vivado Design Suite用戶指南:邏輯仿真
電子發燒友網站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費下載
發表于 01-15 15:25
?0次下載
Xilinx_Vivado_SDK的安裝教程
I Agree，然后點擊 Next： 選擇 Vivado HL System Edition（一般選擇這個設計套件比較完整，它比 Vivado HL Design Edition 多了一個 System Generator for DSP with Mat
每次Vivado編譯的結果都一樣嗎
很多FPGA工程師都有這種困惑，Vivado每次編譯的結果都一樣嗎？ 在AMD官網上，有這樣一個帖子： Are Vivado results repeatable for identical
vivado導入舊版本的項目，IP核心被鎖。
vivado導入其他版本的項目的時候，IP核被鎖，無法解開，請問該如何解決。
使用軟件：vivado 2019.2
導入項目使用版本：vivado 2018
發表于 11-08 21:29
使用Vivado通過AXI Quad SPI實現XIP功能
本博客提供了基于2023.2 Vivado的參考工程，展示如何使用Microblaze 地執行（XIP）程序，并提供一個簡單的bootloader。
Vivado使用小技巧
有時我們對時序約束進行了一些調整，希望能夠快速看到對應的時序報告，而又不希望重新布局布線。這時，我們可以打開布線后的dcp，直接在Vivado Tcl Console里輸入更新后的時序約束。如果調整
Vivado編輯器亂碼問題
，但是在Vivado里面打開用sublime寫的代碼之后，經常出現中文亂碼，讓人很不舒服。究其原因就是一般來說第三方的編輯器是采用utf8的編碼方式，而vivado的text editor不是這種方式。
Vivado 2024.1版本的新特性(2)
從綜合角度看，Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
工商網監
評論