IBM宣布了一條可以轟炸整個(gè)科技圈的消息,成功研發(fā)出了全球首款2nm EUV工藝的半導(dǎo)體芯片。IBM表示,與臺(tái)積電的5nm相比,2nm芯片的晶體管密度幾乎是前者的兩倍,達(dá)到了333.33 MTr/mm2,即每平方毫米可容納3.3億個(gè)晶體管。
IBM的2nm工藝是什么技術(shù)?
5nm工藝推出之前,業(yè)界采用的是FinFET(鰭式場(chǎng)效應(yīng)晶體管)結(jié)構(gòu),與傳統(tǒng)晶體管結(jié)構(gòu),只能在閘門(mén)一側(cè)控制電路連通與斷開(kāi)不同,F(xiàn)inFET晶體管結(jié)構(gòu)中的閘門(mén)類(lèi)似魚(yú)鰭的叉狀,可以控制閘門(mén)兩側(cè)電路的連通和斷開(kāi),進(jìn)一步減少了漏電的幾率,同時(shí),大幅縮短了晶體管的柵長(zhǎng)。講得通俗易懂點(diǎn),就是傳統(tǒng)的FET(場(chǎng)效應(yīng)管)屬于平面架構(gòu),只能控制一側(cè)的電路,而FinFET則是3D立體架構(gòu),可以同時(shí)控制兩側(cè)電路。
當(dāng)工藝演進(jìn)到5nm后,F(xiàn)inFET結(jié)構(gòu)已經(jīng)無(wú)法滿(mǎn)足晶體管所需的靜電控制,會(huì)出現(xiàn)嚴(yán)重的漏電問(wèn)題。為此,三星率先采用了GAA(環(huán)繞式柵極)的晶體管結(jié)構(gòu),并對(duì)3nm制程工藝的芯片進(jìn)行研發(fā)。不湊巧的是,IBM的2nm制程工藝也是同樣的GAA結(jié)構(gòu)。不過(guò),GAA晶體管結(jié)構(gòu)又可分為納米線結(jié)構(gòu)GAAFET和納米片結(jié)構(gòu)MBCFET,而IBM采用的是納米片結(jié)構(gòu)。
與納米線結(jié)構(gòu)相比,納米片結(jié)構(gòu)的接觸面積更大,但不利于片與片之間的刻蝕(通過(guò)化學(xué)或物理的方法去除硅片表面不需要的部分)和薄膜生長(zhǎng)(集成電路在制造過(guò)程中需要在晶圓片表面生長(zhǎng)數(shù)層材質(zhì)不同、厚度不同的薄膜)。
需要注意的是,IBM的2nm已不再是指柵極長(zhǎng)度(MOS管的最小溝道長(zhǎng)度),而是等效成了芯片上晶體管節(jié)點(diǎn)密度。因此,這里的2nm只是一個(gè)命名代號(hào),而非物理上的2nm。
本文整合自:雷科技、與非網(wǎng)
責(zé)任編輯:符乾江
-
芯片
+關(guān)注
關(guān)注
459文章
52128瀏覽量
435678 -
IBM
+關(guān)注
關(guān)注
3文章
1806瀏覽量
75430 -
2nm
+關(guān)注
關(guān)注
1文章
209瀏覽量
4706
發(fā)布評(píng)論請(qǐng)先 登錄
臺(tái)積電2nm制程良率已超60%
手機(jī)芯片進(jìn)入2nm時(shí)代,首發(fā)不是蘋(píng)果?
臺(tái)積電加大亞利桑那州廠投資,籌備量產(chǎn)3nm/2nm芯片
臺(tái)積電設(shè)立2nm試產(chǎn)線
2025年半導(dǎo)體行業(yè)競(jìng)爭(zhēng)白熱化:2nm制程工藝成焦點(diǎn)
臺(tái)積電2nm工藝將量產(chǎn),蘋(píng)果iPhone成首批受益者
臺(tái)積電分享 2nm 工藝深入細(xì)節(jié):功耗降低 35% 或性能提升15%!

評(píng)論